xref: /qemu/hw/ssi/aspeed_smc.c (revision e9c568dbc22551f069dbc30ca3b61e168f494d47)
17c1c69bcSCédric Le Goater /*
27c1c69bcSCédric Le Goater  * ASPEED AST2400 SMC Controller (SPI Flash Only)
37c1c69bcSCédric Le Goater  *
47c1c69bcSCédric Le Goater  * Copyright (C) 2016 IBM Corp.
57c1c69bcSCédric Le Goater  *
67c1c69bcSCédric Le Goater  * Permission is hereby granted, free of charge, to any person obtaining a copy
77c1c69bcSCédric Le Goater  * of this software and associated documentation files (the "Software"), to deal
87c1c69bcSCédric Le Goater  * in the Software without restriction, including without limitation the rights
97c1c69bcSCédric Le Goater  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
107c1c69bcSCédric Le Goater  * copies of the Software, and to permit persons to whom the Software is
117c1c69bcSCédric Le Goater  * furnished to do so, subject to the following conditions:
127c1c69bcSCédric Le Goater  *
137c1c69bcSCédric Le Goater  * The above copyright notice and this permission notice shall be included in
147c1c69bcSCédric Le Goater  * all copies or substantial portions of the Software.
157c1c69bcSCédric Le Goater  *
167c1c69bcSCédric Le Goater  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
177c1c69bcSCédric Le Goater  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
187c1c69bcSCédric Le Goater  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
197c1c69bcSCédric Le Goater  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
207c1c69bcSCédric Le Goater  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
217c1c69bcSCédric Le Goater  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
227c1c69bcSCédric Le Goater  * THE SOFTWARE.
237c1c69bcSCédric Le Goater  */
247c1c69bcSCédric Le Goater 
257c1c69bcSCédric Le Goater #include "qemu/osdep.h"
267c1c69bcSCédric Le Goater #include "hw/sysbus.h"
27d6454270SMarkus Armbruster #include "migration/vmstate.h"
287c1c69bcSCédric Le Goater #include "qemu/log.h"
290b8fa32fSMarkus Armbruster #include "qemu/module.h"
30d6e3f50aSPhilippe Mathieu-Daudé #include "qemu/error-report.h"
31c4e1f0b4SCédric Le Goater #include "qapi/error.h"
32c4e1f0b4SCédric Le Goater #include "exec/address-spaces.h"
33bcaa8dddSCédric Le Goater #include "qemu/units.h"
34bd6ce9a6SCédric Le Goater #include "trace.h"
357c1c69bcSCédric Le Goater 
3664552b6bSMarkus Armbruster #include "hw/irq.h"
37a27bd6c7SMarkus Armbruster #include "hw/qdev-properties.h"
387c1c69bcSCédric Le Goater #include "hw/ssi/aspeed_smc.h"
397c1c69bcSCédric Le Goater 
407c1c69bcSCédric Le Goater /* CE Type Setting Register */
417c1c69bcSCédric Le Goater #define R_CONF            (0x00 / 4)
427c1c69bcSCédric Le Goater #define   CONF_LEGACY_DISABLE  (1 << 31)
437c1c69bcSCédric Le Goater #define   CONF_ENABLE_W4       20
447c1c69bcSCédric Le Goater #define   CONF_ENABLE_W3       19
457c1c69bcSCédric Le Goater #define   CONF_ENABLE_W2       18
467c1c69bcSCédric Le Goater #define   CONF_ENABLE_W1       17
477c1c69bcSCédric Le Goater #define   CONF_ENABLE_W0       16
480707b34dSCédric Le Goater #define   CONF_FLASH_TYPE4     8
490707b34dSCédric Le Goater #define   CONF_FLASH_TYPE3     6
500707b34dSCédric Le Goater #define   CONF_FLASH_TYPE2     4
510707b34dSCédric Le Goater #define   CONF_FLASH_TYPE1     2
520707b34dSCédric Le Goater #define   CONF_FLASH_TYPE0     0
530707b34dSCédric Le Goater #define      CONF_FLASH_TYPE_NOR   0x0
540707b34dSCédric Le Goater #define      CONF_FLASH_TYPE_NAND  0x1
55bcaa8dddSCédric Le Goater #define      CONF_FLASH_TYPE_SPI   0x2 /* AST2600 is SPI only */
567c1c69bcSCédric Le Goater 
577c1c69bcSCédric Le Goater /* CE Control Register */
587c1c69bcSCédric Le Goater #define R_CE_CTRL            (0x04 / 4)
597c1c69bcSCédric Le Goater #define   CTRL_EXTENDED4       4  /* 32 bit addressing for SPI */
607c1c69bcSCédric Le Goater #define   CTRL_EXTENDED3       3  /* 32 bit addressing for SPI */
617c1c69bcSCédric Le Goater #define   CTRL_EXTENDED2       2  /* 32 bit addressing for SPI */
627c1c69bcSCédric Le Goater #define   CTRL_EXTENDED1       1  /* 32 bit addressing for SPI */
637c1c69bcSCédric Le Goater #define   CTRL_EXTENDED0       0  /* 32 bit addressing for SPI */
647c1c69bcSCédric Le Goater 
657c1c69bcSCédric Le Goater /* Interrupt Control and Status Register */
667c1c69bcSCédric Le Goater #define R_INTR_CTRL       (0x08 / 4)
677c1c69bcSCédric Le Goater #define   INTR_CTRL_DMA_STATUS            (1 << 11)
687c1c69bcSCédric Le Goater #define   INTR_CTRL_CMD_ABORT_STATUS      (1 << 10)
697c1c69bcSCédric Le Goater #define   INTR_CTRL_WRITE_PROTECT_STATUS  (1 << 9)
707c1c69bcSCédric Le Goater #define   INTR_CTRL_DMA_EN                (1 << 3)
717c1c69bcSCédric Le Goater #define   INTR_CTRL_CMD_ABORT_EN          (1 << 2)
727c1c69bcSCédric Le Goater #define   INTR_CTRL_WRITE_PROTECT_EN      (1 << 1)
737c1c69bcSCédric Le Goater 
74af453a5eSCédric Le Goater /* Command Control Register */
75af453a5eSCédric Le Goater #define R_CE_CMD_CTRL      (0x0C / 4)
76af453a5eSCédric Le Goater #define   CTRL_ADDR_BYTE0_DISABLE_SHIFT       4
77af453a5eSCédric Le Goater #define   CTRL_DATA_BYTE0_DISABLE_SHIFT       0
78af453a5eSCédric Le Goater 
79af453a5eSCédric Le Goater #define aspeed_smc_addr_byte_enabled(s, i)                               \
80af453a5eSCédric Le Goater     (!((s)->regs[R_CE_CMD_CTRL] & (1 << (CTRL_ADDR_BYTE0_DISABLE_SHIFT + (i)))))
81af453a5eSCédric Le Goater #define aspeed_smc_data_byte_enabled(s, i)                               \
82af453a5eSCédric Le Goater     (!((s)->regs[R_CE_CMD_CTRL] & (1 << (CTRL_DATA_BYTE0_DISABLE_SHIFT + (i)))))
83af453a5eSCédric Le Goater 
847c1c69bcSCédric Le Goater /* CEx Control Register */
857c1c69bcSCédric Le Goater #define R_CTRL0           (0x10 / 4)
86bcaa8dddSCédric Le Goater #define   CTRL_IO_QPI              (1 << 31)
87bcaa8dddSCédric Le Goater #define   CTRL_IO_QUAD_DATA        (1 << 30)
880721309eSCédric Le Goater #define   CTRL_IO_DUAL_DATA        (1 << 29)
890721309eSCédric Le Goater #define   CTRL_IO_DUAL_ADDR_DATA   (1 << 28) /* Includes dummies */
90bcaa8dddSCédric Le Goater #define   CTRL_IO_QUAD_ADDR_DATA   (1 << 28) /* Includes dummies */
917c1c69bcSCédric Le Goater #define   CTRL_CMD_SHIFT           16
927c1c69bcSCédric Le Goater #define   CTRL_CMD_MASK            0xff
93ac2810deSCédric Le Goater #define   CTRL_DUMMY_HIGH_SHIFT    14
94fcdf2c59SCédric Le Goater #define   CTRL_AST2400_SPI_4BYTE   (1 << 13)
950d72c717SCédric Le Goater #define CE_CTRL_CLOCK_FREQ_SHIFT   8
960d72c717SCédric Le Goater #define CE_CTRL_CLOCK_FREQ_MASK    0xf
970d72c717SCédric Le Goater #define CE_CTRL_CLOCK_FREQ(div)                                         \
980d72c717SCédric Le Goater     (((div) & CE_CTRL_CLOCK_FREQ_MASK) << CE_CTRL_CLOCK_FREQ_SHIFT)
99ac2810deSCédric Le Goater #define   CTRL_DUMMY_LOW_SHIFT     6 /* 2 bits [7:6] */
1007c1c69bcSCédric Le Goater #define   CTRL_CE_STOP_ACTIVE      (1 << 2)
1017c1c69bcSCédric Le Goater #define   CTRL_CMD_MODE_MASK       0x3
1027c1c69bcSCédric Le Goater #define     CTRL_READMODE          0x0
1037c1c69bcSCédric Le Goater #define     CTRL_FREADMODE         0x1
1047c1c69bcSCédric Le Goater #define     CTRL_WRITEMODE         0x2
1057c1c69bcSCédric Le Goater #define     CTRL_USERMODE          0x3
1067c1c69bcSCédric Le Goater #define R_CTRL1           (0x14 / 4)
1077c1c69bcSCédric Le Goater #define R_CTRL2           (0x18 / 4)
1087c1c69bcSCédric Le Goater #define R_CTRL3           (0x1C / 4)
1097c1c69bcSCédric Le Goater #define R_CTRL4           (0x20 / 4)
1107c1c69bcSCédric Le Goater 
1117c1c69bcSCédric Le Goater /* CEx Segment Address Register */
1127c1c69bcSCédric Le Goater #define R_SEG_ADDR0       (0x30 / 4)
113a03cb1daSCédric Le Goater #define   SEG_END_SHIFT        24   /* 8MB units */
114a03cb1daSCédric Le Goater #define   SEG_END_MASK         0xff
1157c1c69bcSCédric Le Goater #define   SEG_START_SHIFT      16   /* address bit [A29-A23] */
116a03cb1daSCédric Le Goater #define   SEG_START_MASK       0xff
1177c1c69bcSCédric Le Goater #define R_SEG_ADDR1       (0x34 / 4)
1187c1c69bcSCédric Le Goater #define R_SEG_ADDR2       (0x38 / 4)
1197c1c69bcSCédric Le Goater #define R_SEG_ADDR3       (0x3C / 4)
1207c1c69bcSCédric Le Goater #define R_SEG_ADDR4       (0x40 / 4)
1217c1c69bcSCédric Le Goater 
1227c1c69bcSCédric Le Goater /* Misc Control Register #1 */
1237c1c69bcSCédric Le Goater #define R_MISC_CTRL1      (0x50 / 4)
1247c1c69bcSCédric Le Goater 
1259149af2aSCédric Le Goater /* SPI dummy cycle data */
1269149af2aSCédric Le Goater #define R_DUMMY_DATA      (0x54 / 4)
1277c1c69bcSCédric Le Goater 
1287c1c69bcSCédric Le Goater /* DMA Control/Status Register */
1297c1c69bcSCédric Le Goater #define R_DMA_CTRL        (0x80 / 4)
1307c1c69bcSCédric Le Goater #define   DMA_CTRL_DELAY_MASK   0xf
1317c1c69bcSCédric Le Goater #define   DMA_CTRL_DELAY_SHIFT  8
1327c1c69bcSCédric Le Goater #define   DMA_CTRL_FREQ_MASK    0xf
1337c1c69bcSCédric Le Goater #define   DMA_CTRL_FREQ_SHIFT   4
1340d72c717SCédric Le Goater #define   DMA_CTRL_CALIB        (1 << 3)
1357c1c69bcSCédric Le Goater #define   DMA_CTRL_CKSUM        (1 << 2)
136c4e1f0b4SCédric Le Goater #define   DMA_CTRL_WRITE        (1 << 1)
137c4e1f0b4SCédric Le Goater #define   DMA_CTRL_ENABLE       (1 << 0)
1387c1c69bcSCédric Le Goater 
1397c1c69bcSCédric Le Goater /* DMA Flash Side Address */
1407c1c69bcSCédric Le Goater #define R_DMA_FLASH_ADDR  (0x84 / 4)
1417c1c69bcSCédric Le Goater 
1427c1c69bcSCédric Le Goater /* DMA DRAM Side Address */
1437c1c69bcSCédric Le Goater #define R_DMA_DRAM_ADDR   (0x88 / 4)
1447c1c69bcSCédric Le Goater 
1457c1c69bcSCédric Le Goater /* DMA Length Register */
1467c1c69bcSCédric Le Goater #define R_DMA_LEN         (0x8C / 4)
1477c1c69bcSCédric Le Goater 
1487c1c69bcSCédric Le Goater /* Checksum Calculation Result */
1497c1c69bcSCédric Le Goater #define R_DMA_CHECKSUM    (0x90 / 4)
1507c1c69bcSCédric Le Goater 
151f286f04cSCédric Le Goater /* Read Timing Compensation Register */
1527c1c69bcSCédric Le Goater #define R_TIMINGS         (0x94 / 4)
1537c1c69bcSCédric Le Goater 
154bcaa8dddSCédric Le Goater /* SPI controller registers and bits (AST2400) */
1557c1c69bcSCédric Le Goater #define R_SPI_CONF        (0x00 / 4)
1567c1c69bcSCédric Le Goater #define   SPI_CONF_ENABLE_W0   0
1577c1c69bcSCédric Le Goater #define R_SPI_CTRL0       (0x4 / 4)
1587c1c69bcSCédric Le Goater #define R_SPI_MISC_CTRL   (0x10 / 4)
1597c1c69bcSCédric Le Goater #define R_SPI_TIMINGS     (0x14 / 4)
1607c1c69bcSCédric Le Goater 
161087b57c9SCédric Le Goater #define ASPEED_SMC_R_SPI_MAX (0x20 / 4)
162087b57c9SCédric Le Goater #define ASPEED_SMC_R_SMC_MAX (0x20 / 4)
163087b57c9SCédric Le Goater 
164dcb83444SCédric Le Goater #define ASPEED_SOC_SMC_FLASH_BASE   0x10000000
165dcb83444SCédric Le Goater #define ASPEED_SOC_FMC_FLASH_BASE   0x20000000
166dcb83444SCédric Le Goater #define ASPEED_SOC_SPI_FLASH_BASE   0x30000000
1676dc52326SCédric Le Goater #define ASPEED_SOC_SPI2_FLASH_BASE  0x38000000
168dcb83444SCédric Le Goater 
169c4e1f0b4SCédric Le Goater /*
170c4e1f0b4SCédric Le Goater  * DMA DRAM addresses should be 4 bytes aligned and the valid address
171c4e1f0b4SCédric Le Goater  * range is 0x40000000 - 0x5FFFFFFF (AST2400)
172c4e1f0b4SCédric Le Goater  *          0x80000000 - 0xBFFFFFFF (AST2500)
173c4e1f0b4SCédric Le Goater  *
174c4e1f0b4SCédric Le Goater  * DMA flash addresses should be 4 bytes aligned and the valid address
175c4e1f0b4SCédric Le Goater  * range is 0x20000000 - 0x2FFFFFFF.
176c4e1f0b4SCédric Le Goater  *
177c4e1f0b4SCédric Le Goater  * DMA length is from 4 bytes to 32MB
178c4e1f0b4SCédric Le Goater  *   0: 4 bytes
179c4e1f0b4SCédric Le Goater  *   0x7FFFFF: 32M bytes
180c4e1f0b4SCédric Le Goater  */
1810df2d9a6SCédric Le Goater #define DMA_DRAM_ADDR(s, val)   ((val) & (s)->ctrl->dma_dram_mask)
182*e9c568dbSPhilippe Mathieu-Daudé #define DMA_FLASH_ADDR(s, val)  ((val) & (s)->ctrl->dma_flash_mask)
183c4e1f0b4SCédric Le Goater #define DMA_LENGTH(val)         ((val) & 0x01FFFFFC)
184c4e1f0b4SCédric Le Goater 
185fcdf2c59SCédric Le Goater /* Flash opcodes. */
186fcdf2c59SCédric Le Goater #define SPI_OP_READ       0x03    /* Read data bytes (low frequency) */
187fcdf2c59SCédric Le Goater 
188f95c4bffSCédric Le Goater #define SNOOP_OFF         0xFF
189f95c4bffSCédric Le Goater #define SNOOP_START       0x0
190f95c4bffSCédric Le Goater 
191924ed163SCédric Le Goater /*
1925ade579bSPhilippe Mathieu-Daudé  * Default segments mapping addresses and size for each peripheral per
193924ed163SCédric Le Goater  * controller. These can be changed when board is initialized with the
194a03cb1daSCédric Le Goater  * Segment Address Registers.
195924ed163SCédric Le Goater  */
196924ed163SCédric Le Goater static const AspeedSegments aspeed_segments_legacy[] = {
197924ed163SCédric Le Goater     { 0x10000000, 32 * 1024 * 1024 },
198924ed163SCédric Le Goater };
199924ed163SCédric Le Goater 
200924ed163SCédric Le Goater static const AspeedSegments aspeed_segments_fmc[] = {
2016dc52326SCédric Le Goater     { 0x20000000, 64 * 1024 * 1024 }, /* start address is readonly */
202924ed163SCédric Le Goater     { 0x24000000, 32 * 1024 * 1024 },
203924ed163SCédric Le Goater     { 0x26000000, 32 * 1024 * 1024 },
204924ed163SCédric Le Goater     { 0x28000000, 32 * 1024 * 1024 },
205924ed163SCédric Le Goater     { 0x2A000000, 32 * 1024 * 1024 }
206924ed163SCédric Le Goater };
207924ed163SCédric Le Goater 
208924ed163SCédric Le Goater static const AspeedSegments aspeed_segments_spi[] = {
209924ed163SCédric Le Goater     { 0x30000000, 64 * 1024 * 1024 },
210924ed163SCédric Le Goater };
211924ed163SCédric Le Goater 
2126dc52326SCédric Le Goater static const AspeedSegments aspeed_segments_ast2500_fmc[] = {
2136dc52326SCédric Le Goater     { 0x20000000, 128 * 1024 * 1024 }, /* start address is readonly */
2146dc52326SCédric Le Goater     { 0x28000000,  32 * 1024 * 1024 },
2156dc52326SCédric Le Goater     { 0x2A000000,  32 * 1024 * 1024 },
2166dc52326SCédric Le Goater };
2176dc52326SCédric Le Goater 
2186dc52326SCédric Le Goater static const AspeedSegments aspeed_segments_ast2500_spi1[] = {
2196dc52326SCédric Le Goater     { 0x30000000, 32 * 1024 * 1024 }, /* start address is readonly */
2206dc52326SCédric Le Goater     { 0x32000000, 96 * 1024 * 1024 }, /* end address is readonly */
2216dc52326SCédric Le Goater };
2226dc52326SCédric Le Goater 
2236dc52326SCédric Le Goater static const AspeedSegments aspeed_segments_ast2500_spi2[] = {
2246dc52326SCédric Le Goater     { 0x38000000, 32 * 1024 * 1024 }, /* start address is readonly */
2256dc52326SCédric Le Goater     { 0x3A000000, 96 * 1024 * 1024 }, /* end address is readonly */
2266dc52326SCédric Le Goater };
227d0e25040SCédric Le Goater static uint32_t aspeed_smc_segment_to_reg(const AspeedSMCState *s,
228d0e25040SCédric Le Goater                                           const AspeedSegments *seg);
229d0e25040SCédric Le Goater static void aspeed_smc_reg_to_segment(const AspeedSMCState *s, uint32_t reg,
230d0e25040SCédric Le Goater                                       AspeedSegments *seg);
2316dc52326SCédric Le Goater 
232bcaa8dddSCédric Le Goater /*
233bcaa8dddSCédric Le Goater  * AST2600 definitions
234bcaa8dddSCédric Le Goater  */
235bcaa8dddSCédric Le Goater #define ASPEED26_SOC_FMC_FLASH_BASE   0x20000000
236bcaa8dddSCédric Le Goater #define ASPEED26_SOC_SPI_FLASH_BASE   0x30000000
237bcaa8dddSCédric Le Goater #define ASPEED26_SOC_SPI2_FLASH_BASE  0x50000000
238bcaa8dddSCédric Le Goater 
239bcaa8dddSCédric Le Goater static const AspeedSegments aspeed_segments_ast2600_fmc[] = {
240bcaa8dddSCédric Le Goater     { 0x0, 128 * MiB }, /* start address is readonly */
2411f240ca1SCédric Le Goater     { 128 * MiB, 128 * MiB }, /* default is disabled but needed for -kernel */
242bcaa8dddSCédric Le Goater     { 0x0, 0 }, /* disabled */
243bcaa8dddSCédric Le Goater };
244bcaa8dddSCédric Le Goater 
245bcaa8dddSCédric Le Goater static const AspeedSegments aspeed_segments_ast2600_spi1[] = {
246bcaa8dddSCédric Le Goater     { 0x0, 128 * MiB }, /* start address is readonly */
247bcaa8dddSCédric Le Goater     { 0x0, 0 }, /* disabled */
248bcaa8dddSCédric Le Goater };
249bcaa8dddSCédric Le Goater 
250bcaa8dddSCédric Le Goater static const AspeedSegments aspeed_segments_ast2600_spi2[] = {
251bcaa8dddSCédric Le Goater     { 0x0, 128 * MiB }, /* start address is readonly */
252bcaa8dddSCédric Le Goater     { 0x0, 0 }, /* disabled */
253bcaa8dddSCédric Le Goater     { 0x0, 0 }, /* disabled */
254bcaa8dddSCédric Le Goater };
255bcaa8dddSCédric Le Goater 
256bcaa8dddSCédric Le Goater static uint32_t aspeed_2600_smc_segment_to_reg(const AspeedSMCState *s,
257bcaa8dddSCédric Le Goater                                                const AspeedSegments *seg);
258bcaa8dddSCédric Le Goater static void aspeed_2600_smc_reg_to_segment(const AspeedSMCState *s,
259bcaa8dddSCédric Le Goater                                            uint32_t reg, AspeedSegments *seg);
260bcaa8dddSCédric Le Goater 
2617c1c69bcSCédric Le Goater static const AspeedSMCController controllers[] = {
262d09dc5b7SCédric Le Goater     {
263811a5b1dSCédric Le Goater         .name              = "aspeed.smc-ast2400",
264d09dc5b7SCédric Le Goater         .r_conf            = R_CONF,
265d09dc5b7SCédric Le Goater         .r_ce_ctrl         = R_CE_CTRL,
266d09dc5b7SCédric Le Goater         .r_ctrl0           = R_CTRL0,
267d09dc5b7SCédric Le Goater         .r_timings         = R_TIMINGS,
268f286f04cSCédric Le Goater         .nregs_timings     = 1,
269d09dc5b7SCédric Le Goater         .conf_enable_w0    = CONF_ENABLE_W0,
2705ade579bSPhilippe Mathieu-Daudé         .max_peripherals   = 1,
271d09dc5b7SCédric Le Goater         .segments          = aspeed_segments_legacy,
272d09dc5b7SCédric Le Goater         .flash_window_base = ASPEED_SOC_SMC_FLASH_BASE,
273d09dc5b7SCédric Le Goater         .flash_window_size = 0x6000000,
274d09dc5b7SCédric Le Goater         .has_dma           = false,
275087b57c9SCédric Le Goater         .nregs             = ASPEED_SMC_R_SMC_MAX,
276d0e25040SCédric Le Goater         .segment_to_reg    = aspeed_smc_segment_to_reg,
277d0e25040SCédric Le Goater         .reg_to_segment    = aspeed_smc_reg_to_segment,
278d09dc5b7SCédric Le Goater     }, {
279811a5b1dSCédric Le Goater         .name              = "aspeed.fmc-ast2400",
280d09dc5b7SCédric Le Goater         .r_conf            = R_CONF,
281d09dc5b7SCédric Le Goater         .r_ce_ctrl         = R_CE_CTRL,
282d09dc5b7SCédric Le Goater         .r_ctrl0           = R_CTRL0,
283d09dc5b7SCédric Le Goater         .r_timings         = R_TIMINGS,
284f286f04cSCédric Le Goater         .nregs_timings     = 1,
285d09dc5b7SCédric Le Goater         .conf_enable_w0    = CONF_ENABLE_W0,
2865ade579bSPhilippe Mathieu-Daudé         .max_peripherals   = 5,
287d09dc5b7SCédric Le Goater         .segments          = aspeed_segments_fmc,
288d09dc5b7SCédric Le Goater         .flash_window_base = ASPEED_SOC_FMC_FLASH_BASE,
289d09dc5b7SCédric Le Goater         .flash_window_size = 0x10000000,
290d09dc5b7SCédric Le Goater         .has_dma           = true,
291c4e1f0b4SCédric Le Goater         .dma_flash_mask    = 0x0FFFFFFC,
292c4e1f0b4SCédric Le Goater         .dma_dram_mask     = 0x1FFFFFFC,
293087b57c9SCédric Le Goater         .nregs             = ASPEED_SMC_R_MAX,
294d0e25040SCédric Le Goater         .segment_to_reg    = aspeed_smc_segment_to_reg,
295d0e25040SCédric Le Goater         .reg_to_segment    = aspeed_smc_reg_to_segment,
296d09dc5b7SCédric Le Goater     }, {
297811a5b1dSCédric Le Goater         .name              = "aspeed.spi1-ast2400",
298d09dc5b7SCédric Le Goater         .r_conf            = R_SPI_CONF,
299d09dc5b7SCédric Le Goater         .r_ce_ctrl         = 0xff,
300d09dc5b7SCédric Le Goater         .r_ctrl0           = R_SPI_CTRL0,
301d09dc5b7SCédric Le Goater         .r_timings         = R_SPI_TIMINGS,
302f286f04cSCédric Le Goater         .nregs_timings     = 1,
303d09dc5b7SCédric Le Goater         .conf_enable_w0    = SPI_CONF_ENABLE_W0,
3045ade579bSPhilippe Mathieu-Daudé         .max_peripherals   = 1,
305d09dc5b7SCédric Le Goater         .segments          = aspeed_segments_spi,
306d09dc5b7SCédric Le Goater         .flash_window_base = ASPEED_SOC_SPI_FLASH_BASE,
307d09dc5b7SCédric Le Goater         .flash_window_size = 0x10000000,
308d09dc5b7SCédric Le Goater         .has_dma           = false,
309087b57c9SCédric Le Goater         .nregs             = ASPEED_SMC_R_SPI_MAX,
310d0e25040SCédric Le Goater         .segment_to_reg    = aspeed_smc_segment_to_reg,
311d0e25040SCédric Le Goater         .reg_to_segment    = aspeed_smc_reg_to_segment,
312d09dc5b7SCédric Le Goater     }, {
313811a5b1dSCédric Le Goater         .name              = "aspeed.fmc-ast2500",
314d09dc5b7SCédric Le Goater         .r_conf            = R_CONF,
315d09dc5b7SCédric Le Goater         .r_ce_ctrl         = R_CE_CTRL,
316d09dc5b7SCédric Le Goater         .r_ctrl0           = R_CTRL0,
317d09dc5b7SCédric Le Goater         .r_timings         = R_TIMINGS,
318f286f04cSCédric Le Goater         .nregs_timings     = 1,
319d09dc5b7SCédric Le Goater         .conf_enable_w0    = CONF_ENABLE_W0,
3205ade579bSPhilippe Mathieu-Daudé         .max_peripherals   = 3,
321d09dc5b7SCédric Le Goater         .segments          = aspeed_segments_ast2500_fmc,
322d09dc5b7SCédric Le Goater         .flash_window_base = ASPEED_SOC_FMC_FLASH_BASE,
323d09dc5b7SCédric Le Goater         .flash_window_size = 0x10000000,
324d09dc5b7SCédric Le Goater         .has_dma           = true,
325c4e1f0b4SCédric Le Goater         .dma_flash_mask    = 0x0FFFFFFC,
326c4e1f0b4SCédric Le Goater         .dma_dram_mask     = 0x3FFFFFFC,
327087b57c9SCédric Le Goater         .nregs             = ASPEED_SMC_R_MAX,
328d0e25040SCédric Le Goater         .segment_to_reg    = aspeed_smc_segment_to_reg,
329d0e25040SCédric Le Goater         .reg_to_segment    = aspeed_smc_reg_to_segment,
330d09dc5b7SCédric Le Goater     }, {
331811a5b1dSCédric Le Goater         .name              = "aspeed.spi1-ast2500",
332d09dc5b7SCédric Le Goater         .r_conf            = R_CONF,
333d09dc5b7SCédric Le Goater         .r_ce_ctrl         = R_CE_CTRL,
334d09dc5b7SCédric Le Goater         .r_ctrl0           = R_CTRL0,
335d09dc5b7SCédric Le Goater         .r_timings         = R_TIMINGS,
336f286f04cSCédric Le Goater         .nregs_timings     = 1,
337d09dc5b7SCédric Le Goater         .conf_enable_w0    = CONF_ENABLE_W0,
3385ade579bSPhilippe Mathieu-Daudé         .max_peripherals   = 2,
339d09dc5b7SCédric Le Goater         .segments          = aspeed_segments_ast2500_spi1,
340d09dc5b7SCédric Le Goater         .flash_window_base = ASPEED_SOC_SPI_FLASH_BASE,
341d09dc5b7SCédric Le Goater         .flash_window_size = 0x8000000,
342d09dc5b7SCédric Le Goater         .has_dma           = false,
343087b57c9SCédric Le Goater         .nregs             = ASPEED_SMC_R_MAX,
344d0e25040SCédric Le Goater         .segment_to_reg    = aspeed_smc_segment_to_reg,
345d0e25040SCédric Le Goater         .reg_to_segment    = aspeed_smc_reg_to_segment,
346d09dc5b7SCédric Le Goater     }, {
347811a5b1dSCédric Le Goater         .name              = "aspeed.spi2-ast2500",
348d09dc5b7SCédric Le Goater         .r_conf            = R_CONF,
349d09dc5b7SCédric Le Goater         .r_ce_ctrl         = R_CE_CTRL,
350d09dc5b7SCédric Le Goater         .r_ctrl0           = R_CTRL0,
351d09dc5b7SCédric Le Goater         .r_timings         = R_TIMINGS,
352f286f04cSCédric Le Goater         .nregs_timings     = 1,
353d09dc5b7SCédric Le Goater         .conf_enable_w0    = CONF_ENABLE_W0,
3545ade579bSPhilippe Mathieu-Daudé         .max_peripherals   = 2,
355d09dc5b7SCédric Le Goater         .segments          = aspeed_segments_ast2500_spi2,
356d09dc5b7SCédric Le Goater         .flash_window_base = ASPEED_SOC_SPI2_FLASH_BASE,
357d09dc5b7SCédric Le Goater         .flash_window_size = 0x8000000,
358d09dc5b7SCédric Le Goater         .has_dma           = false,
359087b57c9SCédric Le Goater         .nregs             = ASPEED_SMC_R_MAX,
360d0e25040SCédric Le Goater         .segment_to_reg    = aspeed_smc_segment_to_reg,
361d0e25040SCédric Le Goater         .reg_to_segment    = aspeed_smc_reg_to_segment,
362bcaa8dddSCédric Le Goater     }, {
363bcaa8dddSCédric Le Goater         .name              = "aspeed.fmc-ast2600",
364bcaa8dddSCédric Le Goater         .r_conf            = R_CONF,
365bcaa8dddSCédric Le Goater         .r_ce_ctrl         = R_CE_CTRL,
366bcaa8dddSCédric Le Goater         .r_ctrl0           = R_CTRL0,
367bcaa8dddSCédric Le Goater         .r_timings         = R_TIMINGS,
368f286f04cSCédric Le Goater         .nregs_timings     = 1,
369bcaa8dddSCédric Le Goater         .conf_enable_w0    = CONF_ENABLE_W0,
3705ade579bSPhilippe Mathieu-Daudé         .max_peripherals   = 3,
371bcaa8dddSCédric Le Goater         .segments          = aspeed_segments_ast2600_fmc,
372bcaa8dddSCédric Le Goater         .flash_window_base = ASPEED26_SOC_FMC_FLASH_BASE,
373bcaa8dddSCédric Le Goater         .flash_window_size = 0x10000000,
374bcaa8dddSCédric Le Goater         .has_dma           = true,
3754dabf395SCédric Le Goater         .dma_flash_mask    = 0x0FFFFFFC,
3764dabf395SCédric Le Goater         .dma_dram_mask     = 0x3FFFFFFC,
377bcaa8dddSCédric Le Goater         .nregs             = ASPEED_SMC_R_MAX,
378bcaa8dddSCédric Le Goater         .segment_to_reg    = aspeed_2600_smc_segment_to_reg,
379bcaa8dddSCédric Le Goater         .reg_to_segment    = aspeed_2600_smc_reg_to_segment,
380bcaa8dddSCédric Le Goater     }, {
381bcaa8dddSCédric Le Goater         .name              = "aspeed.spi1-ast2600",
382bcaa8dddSCédric Le Goater         .r_conf            = R_CONF,
383bcaa8dddSCédric Le Goater         .r_ce_ctrl         = R_CE_CTRL,
384bcaa8dddSCédric Le Goater         .r_ctrl0           = R_CTRL0,
385bcaa8dddSCédric Le Goater         .r_timings         = R_TIMINGS,
386f286f04cSCédric Le Goater         .nregs_timings     = 2,
387bcaa8dddSCédric Le Goater         .conf_enable_w0    = CONF_ENABLE_W0,
3885ade579bSPhilippe Mathieu-Daudé         .max_peripherals   = 2,
389bcaa8dddSCédric Le Goater         .segments          = aspeed_segments_ast2600_spi1,
390bcaa8dddSCédric Le Goater         .flash_window_base = ASPEED26_SOC_SPI_FLASH_BASE,
391bcaa8dddSCédric Le Goater         .flash_window_size = 0x10000000,
3924dabf395SCédric Le Goater         .has_dma           = true,
3934dabf395SCédric Le Goater         .dma_flash_mask    = 0x0FFFFFFC,
3944dabf395SCédric Le Goater         .dma_dram_mask     = 0x3FFFFFFC,
395bcaa8dddSCédric Le Goater         .nregs             = ASPEED_SMC_R_MAX,
396bcaa8dddSCédric Le Goater         .segment_to_reg    = aspeed_2600_smc_segment_to_reg,
397bcaa8dddSCédric Le Goater         .reg_to_segment    = aspeed_2600_smc_reg_to_segment,
398bcaa8dddSCédric Le Goater     }, {
399bcaa8dddSCédric Le Goater         .name              = "aspeed.spi2-ast2600",
400bcaa8dddSCédric Le Goater         .r_conf            = R_CONF,
401bcaa8dddSCédric Le Goater         .r_ce_ctrl         = R_CE_CTRL,
402bcaa8dddSCédric Le Goater         .r_ctrl0           = R_CTRL0,
403bcaa8dddSCédric Le Goater         .r_timings         = R_TIMINGS,
404f286f04cSCédric Le Goater         .nregs_timings     = 3,
405bcaa8dddSCédric Le Goater         .conf_enable_w0    = CONF_ENABLE_W0,
4065ade579bSPhilippe Mathieu-Daudé         .max_peripherals   = 3,
407bcaa8dddSCédric Le Goater         .segments          = aspeed_segments_ast2600_spi2,
408bcaa8dddSCédric Le Goater         .flash_window_base = ASPEED26_SOC_SPI2_FLASH_BASE,
409bcaa8dddSCédric Le Goater         .flash_window_size = 0x10000000,
4104dabf395SCédric Le Goater         .has_dma           = true,
4114dabf395SCédric Le Goater         .dma_flash_mask    = 0x0FFFFFFC,
4124dabf395SCédric Le Goater         .dma_dram_mask     = 0x3FFFFFFC,
413bcaa8dddSCédric Le Goater         .nregs             = ASPEED_SMC_R_MAX,
414bcaa8dddSCédric Le Goater         .segment_to_reg    = aspeed_2600_smc_segment_to_reg,
415bcaa8dddSCédric Le Goater         .reg_to_segment    = aspeed_2600_smc_reg_to_segment,
416d09dc5b7SCédric Le Goater     },
417924ed163SCédric Le Goater };
418924ed163SCédric Le Goater 
419a03cb1daSCédric Le Goater /*
420d0e25040SCédric Le Goater  * The Segment Registers of the AST2400 and AST2500 have a 8MB
4215ade579bSPhilippe Mathieu-Daudé  * unit. The address range of a flash SPI peripheral is encoded with
422d0e25040SCédric Le Goater  * absolute addresses which should be part of the overall controller
423d0e25040SCédric Le Goater  * window.
424a03cb1daSCédric Le Goater  */
425d0e25040SCédric Le Goater static uint32_t aspeed_smc_segment_to_reg(const AspeedSMCState *s,
426d0e25040SCédric Le Goater                                           const AspeedSegments *seg)
427a03cb1daSCédric Le Goater {
428a03cb1daSCédric Le Goater     uint32_t reg = 0;
429a03cb1daSCédric Le Goater     reg |= ((seg->addr >> 23) & SEG_START_MASK) << SEG_START_SHIFT;
430a03cb1daSCédric Le Goater     reg |= (((seg->addr + seg->size) >> 23) & SEG_END_MASK) << SEG_END_SHIFT;
431a03cb1daSCédric Le Goater     return reg;
432a03cb1daSCédric Le Goater }
433a03cb1daSCédric Le Goater 
434d0e25040SCédric Le Goater static void aspeed_smc_reg_to_segment(const AspeedSMCState *s,
435d0e25040SCédric Le Goater                                       uint32_t reg, AspeedSegments *seg)
436a03cb1daSCédric Le Goater {
437a03cb1daSCédric Le Goater     seg->addr = ((reg >> SEG_START_SHIFT) & SEG_START_MASK) << 23;
438a03cb1daSCédric Le Goater     seg->size = (((reg >> SEG_END_SHIFT) & SEG_END_MASK) << 23) - seg->addr;
439a03cb1daSCédric Le Goater }
440a03cb1daSCédric Le Goater 
441bcaa8dddSCédric Le Goater /*
442bcaa8dddSCédric Le Goater  * The Segment Registers of the AST2600 have a 1MB unit. The address
4435ade579bSPhilippe Mathieu-Daudé  * range of a flash SPI peripheral is encoded with offsets in the overall
444bcaa8dddSCédric Le Goater  * controller window. The previous SoC AST2400 and AST2500 used
445bcaa8dddSCédric Le Goater  * absolute addresses. Only bits [27:20] are relevant and the end
446bcaa8dddSCédric Le Goater  * address is an upper bound limit.
447bcaa8dddSCédric Le Goater  */
448bcaa8dddSCédric Le Goater #define AST2600_SEG_ADDR_MASK 0x0ff00000
449bcaa8dddSCédric Le Goater 
450bcaa8dddSCédric Le Goater static uint32_t aspeed_2600_smc_segment_to_reg(const AspeedSMCState *s,
451bcaa8dddSCédric Le Goater                                                const AspeedSegments *seg)
452bcaa8dddSCédric Le Goater {
453bcaa8dddSCédric Le Goater     uint32_t reg = 0;
454bcaa8dddSCédric Le Goater 
455bcaa8dddSCédric Le Goater     /* Disabled segments have a nil register */
456bcaa8dddSCédric Le Goater     if (!seg->size) {
457bcaa8dddSCédric Le Goater         return 0;
458bcaa8dddSCédric Le Goater     }
459bcaa8dddSCédric Le Goater 
460bcaa8dddSCédric Le Goater     reg |= (seg->addr & AST2600_SEG_ADDR_MASK) >> 16; /* start offset */
461bcaa8dddSCédric Le Goater     reg |= (seg->addr + seg->size - 1) & AST2600_SEG_ADDR_MASK; /* end offset */
462bcaa8dddSCédric Le Goater     return reg;
463bcaa8dddSCédric Le Goater }
464bcaa8dddSCédric Le Goater 
465bcaa8dddSCédric Le Goater static void aspeed_2600_smc_reg_to_segment(const AspeedSMCState *s,
466bcaa8dddSCédric Le Goater                                            uint32_t reg, AspeedSegments *seg)
467bcaa8dddSCédric Le Goater {
468bcaa8dddSCédric Le Goater     uint32_t start_offset = (reg << 16) & AST2600_SEG_ADDR_MASK;
469bcaa8dddSCédric Le Goater     uint32_t end_offset = reg & AST2600_SEG_ADDR_MASK;
470bcaa8dddSCédric Le Goater 
4712175eacfSCédric Le Goater     if (reg) {
472bcaa8dddSCédric Le Goater         seg->addr = s->ctrl->flash_window_base + start_offset;
473bcaa8dddSCédric Le Goater         seg->size = end_offset + MiB - start_offset;
4742175eacfSCédric Le Goater     } else {
4752175eacfSCédric Le Goater         seg->addr = s->ctrl->flash_window_base;
4762175eacfSCédric Le Goater         seg->size = 0;
4772175eacfSCédric Le Goater     }
478bcaa8dddSCédric Le Goater }
479bcaa8dddSCédric Le Goater 
480a03cb1daSCédric Le Goater static bool aspeed_smc_flash_overlap(const AspeedSMCState *s,
481a03cb1daSCédric Le Goater                                      const AspeedSegments *new,
482a03cb1daSCédric Le Goater                                      int cs)
483a03cb1daSCédric Le Goater {
484a03cb1daSCédric Le Goater     AspeedSegments seg;
485a03cb1daSCédric Le Goater     int i;
486a03cb1daSCédric Le Goater 
4875ade579bSPhilippe Mathieu-Daudé     for (i = 0; i < s->ctrl->max_peripherals; i++) {
488a03cb1daSCédric Le Goater         if (i == cs) {
489a03cb1daSCédric Le Goater             continue;
490a03cb1daSCédric Le Goater         }
491a03cb1daSCédric Le Goater 
492d0e25040SCédric Le Goater         s->ctrl->reg_to_segment(s, s->regs[R_SEG_ADDR0 + i], &seg);
493a03cb1daSCédric Le Goater 
494a03cb1daSCédric Le Goater         if (new->addr + new->size > seg.addr &&
495a03cb1daSCédric Le Goater             new->addr < seg.addr + seg.size) {
496a03cb1daSCédric Le Goater             qemu_log_mask(LOG_GUEST_ERROR, "%s: new segment CS%d [ 0x%"
497a03cb1daSCédric Le Goater                           HWADDR_PRIx" - 0x%"HWADDR_PRIx" ] overlaps with "
498a03cb1daSCédric Le Goater                           "CS%d [ 0x%"HWADDR_PRIx" - 0x%"HWADDR_PRIx" ]\n",
499a03cb1daSCédric Le Goater                           s->ctrl->name, cs, new->addr, new->addr + new->size,
500a03cb1daSCédric Le Goater                           i, seg.addr, seg.addr + seg.size);
501a03cb1daSCédric Le Goater             return true;
502a03cb1daSCédric Le Goater         }
503a03cb1daSCédric Le Goater     }
504a03cb1daSCédric Le Goater     return false;
505a03cb1daSCédric Le Goater }
506a03cb1daSCédric Le Goater 
507673b1f86SCédric Le Goater static void aspeed_smc_flash_set_segment_region(AspeedSMCState *s, int cs,
508673b1f86SCédric Le Goater                                                 uint64_t regval)
509673b1f86SCédric Le Goater {
510673b1f86SCédric Le Goater     AspeedSMCFlash *fl = &s->flashes[cs];
511673b1f86SCédric Le Goater     AspeedSegments seg;
512673b1f86SCédric Le Goater 
513673b1f86SCédric Le Goater     s->ctrl->reg_to_segment(s, regval, &seg);
514673b1f86SCédric Le Goater 
515673b1f86SCédric Le Goater     memory_region_transaction_begin();
516673b1f86SCédric Le Goater     memory_region_set_size(&fl->mmio, seg.size);
517673b1f86SCédric Le Goater     memory_region_set_address(&fl->mmio, seg.addr - s->ctrl->flash_window_base);
5182175eacfSCédric Le Goater     memory_region_set_enabled(&fl->mmio, !!seg.size);
519673b1f86SCédric Le Goater     memory_region_transaction_commit();
520673b1f86SCédric Le Goater 
521673b1f86SCédric Le Goater     s->regs[R_SEG_ADDR0 + cs] = regval;
522673b1f86SCédric Le Goater }
523673b1f86SCédric Le Goater 
524a03cb1daSCédric Le Goater static void aspeed_smc_flash_set_segment(AspeedSMCState *s, int cs,
525a03cb1daSCédric Le Goater                                          uint64_t new)
526a03cb1daSCédric Le Goater {
527a03cb1daSCédric Le Goater     AspeedSegments seg;
528a03cb1daSCédric Le Goater 
529d0e25040SCédric Le Goater     s->ctrl->reg_to_segment(s, new, &seg);
530a03cb1daSCédric Le Goater 
531bd6ce9a6SCédric Le Goater     trace_aspeed_smc_flash_set_segment(cs, new, seg.addr, seg.addr + seg.size);
532bd6ce9a6SCédric Le Goater 
533a03cb1daSCédric Le Goater     /* The start address of CS0 is read-only */
534a03cb1daSCédric Le Goater     if (cs == 0 && seg.addr != s->ctrl->flash_window_base) {
535a03cb1daSCédric Le Goater         qemu_log_mask(LOG_GUEST_ERROR,
536a03cb1daSCédric Le Goater                       "%s: Tried to change CS0 start address to 0x%"
537a03cb1daSCédric Le Goater                       HWADDR_PRIx "\n", s->ctrl->name, seg.addr);
5380584d3c3SCédric Le Goater         seg.addr = s->ctrl->flash_window_base;
539d0e25040SCédric Le Goater         new = s->ctrl->segment_to_reg(s, &seg);
540a03cb1daSCédric Le Goater     }
541a03cb1daSCédric Le Goater 
542a03cb1daSCédric Le Goater     /*
543a03cb1daSCédric Le Goater      * The end address of the AST2500 spi controllers is also
544a03cb1daSCédric Le Goater      * read-only.
545a03cb1daSCédric Le Goater      */
546a03cb1daSCédric Le Goater     if ((s->ctrl->segments == aspeed_segments_ast2500_spi1 ||
547a03cb1daSCédric Le Goater          s->ctrl->segments == aspeed_segments_ast2500_spi2) &&
5485ade579bSPhilippe Mathieu-Daudé         cs == s->ctrl->max_peripherals &&
549a03cb1daSCédric Le Goater         seg.addr + seg.size != s->ctrl->segments[cs].addr +
550a03cb1daSCédric Le Goater         s->ctrl->segments[cs].size) {
551a03cb1daSCédric Le Goater         qemu_log_mask(LOG_GUEST_ERROR,
552a03cb1daSCédric Le Goater                       "%s: Tried to change CS%d end address to 0x%"
5530584d3c3SCédric Le Goater                       HWADDR_PRIx "\n", s->ctrl->name, cs, seg.addr + seg.size);
5540584d3c3SCédric Le Goater         seg.size = s->ctrl->segments[cs].addr + s->ctrl->segments[cs].size -
5550584d3c3SCédric Le Goater             seg.addr;
556d0e25040SCédric Le Goater         new = s->ctrl->segment_to_reg(s, &seg);
557a03cb1daSCédric Le Goater     }
558a03cb1daSCédric Le Goater 
559a03cb1daSCédric Le Goater     /* Keep the segment in the overall flash window */
5602175eacfSCédric Le Goater     if (seg.size &&
5612175eacfSCédric Le Goater         (seg.addr + seg.size <= s->ctrl->flash_window_base ||
5622175eacfSCédric Le Goater          seg.addr > s->ctrl->flash_window_base + s->ctrl->flash_window_size)) {
563a03cb1daSCédric Le Goater         qemu_log_mask(LOG_GUEST_ERROR, "%s: new segment for CS%d is invalid : "
564a03cb1daSCédric Le Goater                       "[ 0x%"HWADDR_PRIx" - 0x%"HWADDR_PRIx" ]\n",
565a03cb1daSCédric Le Goater                       s->ctrl->name, cs, seg.addr, seg.addr + seg.size);
566a03cb1daSCédric Le Goater         return;
567a03cb1daSCédric Le Goater     }
568a03cb1daSCédric Le Goater 
569a03cb1daSCédric Le Goater     /* Check start address vs. alignment */
5700584d3c3SCédric Le Goater     if (seg.size && !QEMU_IS_ALIGNED(seg.addr, seg.size)) {
571a03cb1daSCédric Le Goater         qemu_log_mask(LOG_GUEST_ERROR, "%s: new segment for CS%d is not "
572a03cb1daSCédric Le Goater                       "aligned : [ 0x%"HWADDR_PRIx" - 0x%"HWADDR_PRIx" ]\n",
573a03cb1daSCédric Le Goater                       s->ctrl->name, cs, seg.addr, seg.addr + seg.size);
574a03cb1daSCédric Le Goater     }
575a03cb1daSCédric Le Goater 
5760584d3c3SCédric Le Goater     /* And segments should not overlap (in the specs) */
5770584d3c3SCédric Le Goater     aspeed_smc_flash_overlap(s, &seg, cs);
578a03cb1daSCédric Le Goater 
579a03cb1daSCédric Le Goater     /* All should be fine now to move the region */
580673b1f86SCédric Le Goater     aspeed_smc_flash_set_segment_region(s, cs, new);
581a03cb1daSCédric Le Goater }
582a03cb1daSCédric Le Goater 
583924ed163SCédric Le Goater static uint64_t aspeed_smc_flash_default_read(void *opaque, hwaddr addr,
584924ed163SCédric Le Goater                                               unsigned size)
585924ed163SCédric Le Goater {
586924ed163SCédric Le Goater     qemu_log_mask(LOG_GUEST_ERROR, "%s: To 0x%" HWADDR_PRIx " of size %u"
587924ed163SCédric Le Goater                   PRIx64 "\n", __func__, addr, size);
588924ed163SCédric Le Goater     return 0;
589924ed163SCédric Le Goater }
590924ed163SCédric Le Goater 
591924ed163SCédric Le Goater static void aspeed_smc_flash_default_write(void *opaque, hwaddr addr,
592924ed163SCédric Le Goater                                            uint64_t data, unsigned size)
593924ed163SCédric Le Goater {
594924ed163SCédric Le Goater     qemu_log_mask(LOG_GUEST_ERROR, "%s: To 0x%" HWADDR_PRIx " of size %u: 0x%"
595924ed163SCédric Le Goater                   PRIx64 "\n", __func__, addr, size, data);
596924ed163SCédric Le Goater }
597924ed163SCédric Le Goater 
598924ed163SCédric Le Goater static const MemoryRegionOps aspeed_smc_flash_default_ops = {
599924ed163SCédric Le Goater     .read = aspeed_smc_flash_default_read,
600924ed163SCédric Le Goater     .write = aspeed_smc_flash_default_write,
601924ed163SCédric Le Goater     .endianness = DEVICE_LITTLE_ENDIAN,
602924ed163SCédric Le Goater     .valid = {
603924ed163SCédric Le Goater         .min_access_size = 1,
604924ed163SCédric Le Goater         .max_access_size = 4,
605924ed163SCédric Le Goater     },
606924ed163SCédric Le Goater };
607924ed163SCédric Le Goater 
608f248a9dbSCédric Le Goater static inline int aspeed_smc_flash_mode(const AspeedSMCFlash *fl)
609924ed163SCédric Le Goater {
610f248a9dbSCédric Le Goater     const AspeedSMCState *s = fl->controller;
611f248a9dbSCédric Le Goater 
612f248a9dbSCédric Le Goater     return s->regs[s->r_ctrl0 + fl->id] & CTRL_CMD_MODE_MASK;
613924ed163SCédric Le Goater }
614924ed163SCédric Le Goater 
615f248a9dbSCédric Le Goater static inline bool aspeed_smc_is_writable(const AspeedSMCFlash *fl)
616924ed163SCédric Le Goater {
617f248a9dbSCédric Le Goater     const AspeedSMCState *s = fl->controller;
618f248a9dbSCédric Le Goater 
619f248a9dbSCédric Le Goater     return s->regs[s->r_conf] & (1 << (s->conf_enable_w0 + fl->id));
620924ed163SCédric Le Goater }
621924ed163SCédric Le Goater 
622fcdf2c59SCédric Le Goater static inline int aspeed_smc_flash_cmd(const AspeedSMCFlash *fl)
623fcdf2c59SCédric Le Goater {
624fcdf2c59SCédric Le Goater     const AspeedSMCState *s = fl->controller;
625fcdf2c59SCédric Le Goater     int cmd = (s->regs[s->r_ctrl0 + fl->id] >> CTRL_CMD_SHIFT) & CTRL_CMD_MASK;
626fcdf2c59SCédric Le Goater 
627bcaa8dddSCédric Le Goater     /*
628bcaa8dddSCédric Le Goater      * In read mode, the default SPI command is READ (0x3). In other
629bcaa8dddSCédric Le Goater      * modes, the command should necessarily be defined
630bcaa8dddSCédric Le Goater      *
631bcaa8dddSCédric Le Goater      * TODO: add support for READ4 (0x13) on AST2600
632bcaa8dddSCédric Le Goater      */
633fcdf2c59SCédric Le Goater     if (aspeed_smc_flash_mode(fl) == CTRL_READMODE) {
634fcdf2c59SCédric Le Goater         cmd = SPI_OP_READ;
635fcdf2c59SCédric Le Goater     }
636fcdf2c59SCédric Le Goater 
637fcdf2c59SCédric Le Goater     if (!cmd) {
638fcdf2c59SCédric Le Goater         qemu_log_mask(LOG_GUEST_ERROR, "%s: no command defined for mode %d\n",
639fcdf2c59SCédric Le Goater                       __func__, aspeed_smc_flash_mode(fl));
640fcdf2c59SCédric Le Goater     }
641fcdf2c59SCédric Le Goater 
642fcdf2c59SCédric Le Goater     return cmd;
643fcdf2c59SCédric Le Goater }
644fcdf2c59SCédric Le Goater 
645fcdf2c59SCédric Le Goater static inline int aspeed_smc_flash_is_4byte(const AspeedSMCFlash *fl)
646fcdf2c59SCédric Le Goater {
647fcdf2c59SCédric Le Goater     const AspeedSMCState *s = fl->controller;
648fcdf2c59SCédric Le Goater 
649fcdf2c59SCédric Le Goater     if (s->ctrl->segments == aspeed_segments_spi) {
650fcdf2c59SCédric Le Goater         return s->regs[s->r_ctrl0] & CTRL_AST2400_SPI_4BYTE;
651fcdf2c59SCédric Le Goater     } else {
652fcdf2c59SCédric Le Goater         return s->regs[s->r_ce_ctrl] & (1 << (CTRL_EXTENDED0 + fl->id));
653fcdf2c59SCédric Le Goater     }
654fcdf2c59SCédric Le Goater }
655fcdf2c59SCédric Le Goater 
656e7e741caSCédric Le Goater static void aspeed_smc_flash_do_select(AspeedSMCFlash *fl, bool unselect)
657fcdf2c59SCédric Le Goater {
658e7e741caSCédric Le Goater     AspeedSMCState *s = fl->controller;
659fcdf2c59SCédric Le Goater 
660e7e741caSCédric Le Goater     trace_aspeed_smc_flash_select(fl->id, unselect ? "un" : "");
661e7e741caSCédric Le Goater 
662e7e741caSCédric Le Goater     qemu_set_irq(s->cs_lines[fl->id], unselect);
663fcdf2c59SCédric Le Goater }
664fcdf2c59SCédric Le Goater 
665fcdf2c59SCédric Le Goater static void aspeed_smc_flash_select(AspeedSMCFlash *fl)
666fcdf2c59SCédric Le Goater {
667e7e741caSCédric Le Goater     aspeed_smc_flash_do_select(fl, false);
668fcdf2c59SCédric Le Goater }
669fcdf2c59SCédric Le Goater 
670fcdf2c59SCédric Le Goater static void aspeed_smc_flash_unselect(AspeedSMCFlash *fl)
671fcdf2c59SCédric Le Goater {
672e7e741caSCédric Le Goater     aspeed_smc_flash_do_select(fl, true);
673fcdf2c59SCédric Le Goater }
674fcdf2c59SCédric Le Goater 
675fcdf2c59SCédric Le Goater static uint32_t aspeed_smc_check_segment_addr(const AspeedSMCFlash *fl,
676fcdf2c59SCédric Le Goater                                               uint32_t addr)
677fcdf2c59SCédric Le Goater {
678fcdf2c59SCédric Le Goater     const AspeedSMCState *s = fl->controller;
679fcdf2c59SCédric Le Goater     AspeedSegments seg;
680fcdf2c59SCédric Le Goater 
681d0e25040SCédric Le Goater     s->ctrl->reg_to_segment(s, s->regs[R_SEG_ADDR0 + fl->id], &seg);
682b4cc583fSCédric Le Goater     if ((addr % seg.size) != addr) {
683fcdf2c59SCédric Le Goater         qemu_log_mask(LOG_GUEST_ERROR,
684fcdf2c59SCédric Le Goater                       "%s: invalid address 0x%08x for CS%d segment : "
685fcdf2c59SCédric Le Goater                       "[ 0x%"HWADDR_PRIx" - 0x%"HWADDR_PRIx" ]\n",
686fcdf2c59SCédric Le Goater                       s->ctrl->name, addr, fl->id, seg.addr,
687fcdf2c59SCédric Le Goater                       seg.addr + seg.size);
688b4cc583fSCédric Le Goater         addr %= seg.size;
689fcdf2c59SCédric Le Goater     }
690fcdf2c59SCédric Le Goater 
691fcdf2c59SCédric Le Goater     return addr;
692fcdf2c59SCédric Le Goater }
693fcdf2c59SCédric Le Goater 
694ac2810deSCédric Le Goater static int aspeed_smc_flash_dummies(const AspeedSMCFlash *fl)
695ac2810deSCédric Le Goater {
696ac2810deSCédric Le Goater     const AspeedSMCState *s = fl->controller;
697ac2810deSCédric Le Goater     uint32_t r_ctrl0 = s->regs[s->r_ctrl0 + fl->id];
698ac2810deSCédric Le Goater     uint32_t dummy_high = (r_ctrl0 >> CTRL_DUMMY_HIGH_SHIFT) & 0x1;
699ac2810deSCédric Le Goater     uint32_t dummy_low = (r_ctrl0 >> CTRL_DUMMY_LOW_SHIFT) & 0x3;
7000721309eSCédric Le Goater     uint32_t dummies = ((dummy_high << 2) | dummy_low) * 8;
701ac2810deSCédric Le Goater 
7020721309eSCédric Le Goater     if (r_ctrl0 & CTRL_IO_DUAL_ADDR_DATA) {
7030721309eSCédric Le Goater         dummies /= 2;
7040721309eSCédric Le Goater     }
7050721309eSCédric Le Goater 
7060721309eSCédric Le Goater     return dummies;
707ac2810deSCédric Le Goater }
708ac2810deSCédric Le Goater 
70996c4be95SCédric Le Goater static void aspeed_smc_flash_setup(AspeedSMCFlash *fl, uint32_t addr)
710fcdf2c59SCédric Le Goater {
711fcdf2c59SCédric Le Goater     const AspeedSMCState *s = fl->controller;
712fcdf2c59SCédric Le Goater     uint8_t cmd = aspeed_smc_flash_cmd(fl);
713af453a5eSCédric Le Goater     int i = aspeed_smc_flash_is_4byte(fl) ? 4 : 3;
714fcdf2c59SCédric Le Goater 
715fcdf2c59SCédric Le Goater     /* Flash access can not exceed CS segment */
716fcdf2c59SCédric Le Goater     addr = aspeed_smc_check_segment_addr(fl, addr);
717fcdf2c59SCédric Le Goater 
718fcdf2c59SCédric Le Goater     ssi_transfer(s->spi, cmd);
719af453a5eSCédric Le Goater     while (i--) {
720af453a5eSCédric Le Goater         if (aspeed_smc_addr_byte_enabled(s, i)) {
721af453a5eSCédric Le Goater             ssi_transfer(s->spi, (addr >> (i * 8)) & 0xff);
722fcdf2c59SCédric Le Goater         }
723af453a5eSCédric Le Goater     }
72496c4be95SCédric Le Goater 
72596c4be95SCédric Le Goater     /*
72696c4be95SCédric Le Goater      * Use fake transfers to model dummy bytes. The value should
72796c4be95SCédric Le Goater      * be configured to some non-zero value in fast read mode and
72896c4be95SCédric Le Goater      * zero in read mode. But, as the HW allows inconsistent
72996c4be95SCédric Le Goater      * settings, let's check for fast read mode.
73096c4be95SCédric Le Goater      */
73196c4be95SCédric Le Goater     if (aspeed_smc_flash_mode(fl) == CTRL_FREADMODE) {
73296c4be95SCédric Le Goater         for (i = 0; i < aspeed_smc_flash_dummies(fl); i++) {
7339149af2aSCédric Le Goater             ssi_transfer(fl->controller->spi, s->regs[R_DUMMY_DATA] & 0xff);
73496c4be95SCédric Le Goater         }
73596c4be95SCédric Le Goater     }
736fcdf2c59SCédric Le Goater }
737fcdf2c59SCédric Le Goater 
738924ed163SCédric Le Goater static uint64_t aspeed_smc_flash_read(void *opaque, hwaddr addr, unsigned size)
739924ed163SCédric Le Goater {
740924ed163SCédric Le Goater     AspeedSMCFlash *fl = opaque;
741fcdf2c59SCédric Le Goater     AspeedSMCState *s = fl->controller;
742924ed163SCédric Le Goater     uint64_t ret = 0;
743924ed163SCédric Le Goater     int i;
744924ed163SCédric Le Goater 
745fcdf2c59SCédric Le Goater     switch (aspeed_smc_flash_mode(fl)) {
746fcdf2c59SCédric Le Goater     case CTRL_USERMODE:
747924ed163SCédric Le Goater         for (i = 0; i < size; i++) {
748924ed163SCédric Le Goater             ret |= ssi_transfer(s->spi, 0x0) << (8 * i);
749924ed163SCédric Le Goater         }
750fcdf2c59SCédric Le Goater         break;
751fcdf2c59SCédric Le Goater     case CTRL_READMODE:
752fcdf2c59SCédric Le Goater     case CTRL_FREADMODE:
753fcdf2c59SCédric Le Goater         aspeed_smc_flash_select(fl);
75496c4be95SCédric Le Goater         aspeed_smc_flash_setup(fl, addr);
755ac2810deSCédric Le Goater 
756fcdf2c59SCédric Le Goater         for (i = 0; i < size; i++) {
757fcdf2c59SCédric Le Goater             ret |= ssi_transfer(s->spi, 0x0) << (8 * i);
758fcdf2c59SCédric Le Goater         }
759fcdf2c59SCédric Le Goater 
760fcdf2c59SCédric Le Goater         aspeed_smc_flash_unselect(fl);
761fcdf2c59SCédric Le Goater         break;
762fcdf2c59SCédric Le Goater     default:
763fcdf2c59SCédric Le Goater         qemu_log_mask(LOG_GUEST_ERROR, "%s: invalid flash mode %d\n",
764fcdf2c59SCédric Le Goater                       __func__, aspeed_smc_flash_mode(fl));
765924ed163SCédric Le Goater     }
766924ed163SCédric Le Goater 
767bd6ce9a6SCédric Le Goater     trace_aspeed_smc_flash_read(fl->id, addr, size, ret,
768bd6ce9a6SCédric Le Goater                                 aspeed_smc_flash_mode(fl));
769924ed163SCédric Le Goater     return ret;
770924ed163SCédric Le Goater }
771924ed163SCédric Le Goater 
772f95c4bffSCédric Le Goater /*
773f95c4bffSCédric Le Goater  * TODO (clg@kaod.org): stolen from xilinx_spips.c. Should move to a
774f95c4bffSCédric Le Goater  * common include header.
775f95c4bffSCédric Le Goater  */
776f95c4bffSCédric Le Goater typedef enum {
777f95c4bffSCédric Le Goater     READ = 0x3,         READ_4 = 0x13,
778f95c4bffSCédric Le Goater     FAST_READ = 0xb,    FAST_READ_4 = 0x0c,
779f95c4bffSCédric Le Goater     DOR = 0x3b,         DOR_4 = 0x3c,
780f95c4bffSCédric Le Goater     QOR = 0x6b,         QOR_4 = 0x6c,
781f95c4bffSCédric Le Goater     DIOR = 0xbb,        DIOR_4 = 0xbc,
782f95c4bffSCédric Le Goater     QIOR = 0xeb,        QIOR_4 = 0xec,
783f95c4bffSCédric Le Goater 
784f95c4bffSCédric Le Goater     PP = 0x2,           PP_4 = 0x12,
785f95c4bffSCédric Le Goater     DPP = 0xa2,
786f95c4bffSCédric Le Goater     QPP = 0x32,         QPP_4 = 0x34,
787f95c4bffSCédric Le Goater } FlashCMD;
788f95c4bffSCédric Le Goater 
789f95c4bffSCédric Le Goater static int aspeed_smc_num_dummies(uint8_t command)
790f95c4bffSCédric Le Goater {
791f95c4bffSCédric Le Goater     switch (command) { /* check for dummies */
792f95c4bffSCédric Le Goater     case READ: /* no dummy bytes/cycles */
793f95c4bffSCédric Le Goater     case PP:
794f95c4bffSCédric Le Goater     case DPP:
795f95c4bffSCédric Le Goater     case QPP:
796f95c4bffSCédric Le Goater     case READ_4:
797f95c4bffSCédric Le Goater     case PP_4:
798f95c4bffSCédric Le Goater     case QPP_4:
799f95c4bffSCédric Le Goater         return 0;
800f95c4bffSCédric Le Goater     case FAST_READ:
801f95c4bffSCédric Le Goater     case DOR:
802f95c4bffSCédric Le Goater     case QOR:
8037faf6f17SGuenter Roeck     case FAST_READ_4:
804f95c4bffSCédric Le Goater     case DOR_4:
805f95c4bffSCédric Le Goater     case QOR_4:
806f95c4bffSCédric Le Goater         return 1;
807f95c4bffSCédric Le Goater     case DIOR:
808f95c4bffSCédric Le Goater     case DIOR_4:
809f95c4bffSCédric Le Goater         return 2;
810f95c4bffSCédric Le Goater     case QIOR:
811f95c4bffSCédric Le Goater     case QIOR_4:
812f95c4bffSCédric Le Goater         return 4;
813f95c4bffSCédric Le Goater     default:
814f95c4bffSCédric Le Goater         return -1;
815f95c4bffSCédric Le Goater     }
816f95c4bffSCédric Le Goater }
817f95c4bffSCédric Le Goater 
818f95c4bffSCédric Le Goater static bool aspeed_smc_do_snoop(AspeedSMCFlash *fl,  uint64_t data,
819f95c4bffSCédric Le Goater                                 unsigned size)
820f95c4bffSCédric Le Goater {
821f95c4bffSCédric Le Goater     AspeedSMCState *s = fl->controller;
822f95c4bffSCédric Le Goater     uint8_t addr_width = aspeed_smc_flash_is_4byte(fl) ? 4 : 3;
823f95c4bffSCédric Le Goater 
824bd6ce9a6SCédric Le Goater     trace_aspeed_smc_do_snoop(fl->id, s->snoop_index, s->snoop_dummies,
825bd6ce9a6SCédric Le Goater                               (uint8_t) data & 0xff);
826bd6ce9a6SCédric Le Goater 
827f95c4bffSCédric Le Goater     if (s->snoop_index == SNOOP_OFF) {
828f95c4bffSCédric Le Goater         return false; /* Do nothing */
829f95c4bffSCédric Le Goater 
830f95c4bffSCédric Le Goater     } else if (s->snoop_index == SNOOP_START) {
831f95c4bffSCédric Le Goater         uint8_t cmd = data & 0xff;
832f95c4bffSCédric Le Goater         int ndummies = aspeed_smc_num_dummies(cmd);
833f95c4bffSCédric Le Goater 
834f95c4bffSCédric Le Goater         /*
835f95c4bffSCédric Le Goater          * No dummy cycles are expected with the current command. Turn
836f95c4bffSCédric Le Goater          * off snooping and let the transfer proceed normally.
837f95c4bffSCédric Le Goater          */
838f95c4bffSCédric Le Goater         if (ndummies <= 0) {
839f95c4bffSCédric Le Goater             s->snoop_index = SNOOP_OFF;
840f95c4bffSCédric Le Goater             return false;
841f95c4bffSCédric Le Goater         }
842f95c4bffSCédric Le Goater 
843f95c4bffSCédric Le Goater         s->snoop_dummies = ndummies * 8;
844f95c4bffSCédric Le Goater 
845f95c4bffSCédric Le Goater     } else if (s->snoop_index >= addr_width + 1) {
846f95c4bffSCédric Le Goater 
847f95c4bffSCédric Le Goater         /* The SPI transfer has reached the dummy cycles sequence */
848f95c4bffSCédric Le Goater         for (; s->snoop_dummies; s->snoop_dummies--) {
849f95c4bffSCédric Le Goater             ssi_transfer(s->spi, s->regs[R_DUMMY_DATA] & 0xff);
850f95c4bffSCédric Le Goater         }
851f95c4bffSCédric Le Goater 
852f95c4bffSCédric Le Goater         /* If no more dummy cycles are expected, turn off snooping */
853f95c4bffSCédric Le Goater         if (!s->snoop_dummies) {
854f95c4bffSCédric Le Goater             s->snoop_index = SNOOP_OFF;
855f95c4bffSCédric Le Goater         } else {
856f95c4bffSCédric Le Goater             s->snoop_index += size;
857f95c4bffSCédric Le Goater         }
858f95c4bffSCédric Le Goater 
859f95c4bffSCédric Le Goater         /*
860f95c4bffSCédric Le Goater          * Dummy cycles have been faked already. Ignore the current
861f95c4bffSCédric Le Goater          * SPI transfer
862f95c4bffSCédric Le Goater          */
863f95c4bffSCédric Le Goater         return true;
864f95c4bffSCédric Le Goater     }
865f95c4bffSCédric Le Goater 
866f95c4bffSCédric Le Goater     s->snoop_index += size;
867f95c4bffSCédric Le Goater     return false;
868f95c4bffSCédric Le Goater }
869f95c4bffSCédric Le Goater 
870924ed163SCédric Le Goater static void aspeed_smc_flash_write(void *opaque, hwaddr addr, uint64_t data,
871924ed163SCédric Le Goater                                    unsigned size)
872924ed163SCédric Le Goater {
873924ed163SCédric Le Goater     AspeedSMCFlash *fl = opaque;
874fcdf2c59SCédric Le Goater     AspeedSMCState *s = fl->controller;
875924ed163SCédric Le Goater     int i;
876924ed163SCédric Le Goater 
877bd6ce9a6SCédric Le Goater     trace_aspeed_smc_flash_write(fl->id, addr, size, data,
878bd6ce9a6SCédric Le Goater                                  aspeed_smc_flash_mode(fl));
879bd6ce9a6SCédric Le Goater 
880f248a9dbSCédric Le Goater     if (!aspeed_smc_is_writable(fl)) {
881924ed163SCédric Le Goater         qemu_log_mask(LOG_GUEST_ERROR, "%s: flash is not writable at 0x%"
882924ed163SCédric Le Goater                       HWADDR_PRIx "\n", __func__, addr);
883924ed163SCédric Le Goater         return;
884924ed163SCédric Le Goater     }
885924ed163SCédric Le Goater 
886fcdf2c59SCédric Le Goater     switch (aspeed_smc_flash_mode(fl)) {
887fcdf2c59SCédric Le Goater     case CTRL_USERMODE:
888f95c4bffSCédric Le Goater         if (aspeed_smc_do_snoop(fl, data, size)) {
889f95c4bffSCédric Le Goater             break;
890f95c4bffSCédric Le Goater         }
891f95c4bffSCédric Le Goater 
892fcdf2c59SCédric Le Goater         for (i = 0; i < size; i++) {
893fcdf2c59SCédric Le Goater             ssi_transfer(s->spi, (data >> (8 * i)) & 0xff);
894924ed163SCédric Le Goater         }
895fcdf2c59SCédric Le Goater         break;
896fcdf2c59SCédric Le Goater     case CTRL_WRITEMODE:
897fcdf2c59SCédric Le Goater         aspeed_smc_flash_select(fl);
89896c4be95SCédric Le Goater         aspeed_smc_flash_setup(fl, addr);
899924ed163SCédric Le Goater 
900924ed163SCédric Le Goater         for (i = 0; i < size; i++) {
901924ed163SCédric Le Goater             ssi_transfer(s->spi, (data >> (8 * i)) & 0xff);
902924ed163SCédric Le Goater         }
903fcdf2c59SCédric Le Goater 
904fcdf2c59SCédric Le Goater         aspeed_smc_flash_unselect(fl);
905fcdf2c59SCédric Le Goater         break;
906fcdf2c59SCédric Le Goater     default:
907fcdf2c59SCédric Le Goater         qemu_log_mask(LOG_GUEST_ERROR, "%s: invalid flash mode %d\n",
908fcdf2c59SCédric Le Goater                       __func__, aspeed_smc_flash_mode(fl));
909fcdf2c59SCédric Le Goater     }
910924ed163SCédric Le Goater }
911924ed163SCédric Le Goater 
912924ed163SCédric Le Goater static const MemoryRegionOps aspeed_smc_flash_ops = {
913924ed163SCédric Le Goater     .read = aspeed_smc_flash_read,
914924ed163SCédric Le Goater     .write = aspeed_smc_flash_write,
915924ed163SCédric Le Goater     .endianness = DEVICE_LITTLE_ENDIAN,
916924ed163SCédric Le Goater     .valid = {
917924ed163SCédric Le Goater         .min_access_size = 1,
918924ed163SCédric Le Goater         .max_access_size = 4,
919924ed163SCédric Le Goater     },
9207c1c69bcSCédric Le Goater };
9217c1c69bcSCédric Le Goater 
922e7e741caSCédric Le Goater static void aspeed_smc_flash_update_ctrl(AspeedSMCFlash *fl, uint32_t value)
9237c1c69bcSCédric Le Goater {
924f95c4bffSCédric Le Goater     AspeedSMCState *s = fl->controller;
925e7e741caSCédric Le Goater     bool unselect;
926f95c4bffSCédric Le Goater 
927e7e741caSCédric Le Goater     /* User mode selects the CS, other modes unselect */
928e7e741caSCédric Le Goater     unselect = (value & CTRL_CMD_MODE_MASK) != CTRL_USERMODE;
9297c1c69bcSCédric Le Goater 
930e7e741caSCédric Le Goater     /* A change of CTRL_CE_STOP_ACTIVE from 0 to 1, unselects the CS */
931e7e741caSCédric Le Goater     if (!(s->regs[s->r_ctrl0 + fl->id] & CTRL_CE_STOP_ACTIVE) &&
932e7e741caSCédric Le Goater         value & CTRL_CE_STOP_ACTIVE) {
933e7e741caSCédric Le Goater         unselect = true;
934e7e741caSCédric Le Goater     }
935e7e741caSCédric Le Goater 
936e7e741caSCédric Le Goater     s->regs[s->r_ctrl0 + fl->id] = value;
937e7e741caSCédric Le Goater 
938e7e741caSCédric Le Goater     s->snoop_index = unselect ? SNOOP_OFF : SNOOP_START;
939e7e741caSCédric Le Goater 
940e7e741caSCédric Le Goater     aspeed_smc_flash_do_select(fl, unselect);
9417c1c69bcSCédric Le Goater }
9427c1c69bcSCédric Le Goater 
9437c1c69bcSCédric Le Goater static void aspeed_smc_reset(DeviceState *d)
9447c1c69bcSCédric Le Goater {
9457c1c69bcSCédric Le Goater     AspeedSMCState *s = ASPEED_SMC(d);
9467c1c69bcSCédric Le Goater     int i;
9477c1c69bcSCédric Le Goater 
9487c1c69bcSCédric Le Goater     memset(s->regs, 0, sizeof s->regs);
9497c1c69bcSCédric Le Goater 
9505ade579bSPhilippe Mathieu-Daudé     /* Unselect all peripherals */
9517c1c69bcSCédric Le Goater     for (i = 0; i < s->num_cs; ++i) {
9527c1c69bcSCédric Le Goater         s->regs[s->r_ctrl0 + i] |= CTRL_CE_STOP_ACTIVE;
9531d247bd0SCédric Le Goater         qemu_set_irq(s->cs_lines[i], true);
9547c1c69bcSCédric Le Goater     }
9557c1c69bcSCédric Le Goater 
956673b1f86SCédric Le Goater     /* setup the default segment register values and regions for all */
9575ade579bSPhilippe Mathieu-Daudé     for (i = 0; i < s->ctrl->max_peripherals; ++i) {
958673b1f86SCédric Le Goater         aspeed_smc_flash_set_segment_region(s, i,
959673b1f86SCédric Le Goater                     s->ctrl->segment_to_reg(s, &s->ctrl->segments[i]));
960a03cb1daSCédric Le Goater     }
9610707b34dSCédric Le Goater 
962bcaa8dddSCédric Le Goater     /* HW strapping flash type for the AST2600 controllers  */
963bcaa8dddSCédric Le Goater     if (s->ctrl->segments == aspeed_segments_ast2600_fmc) {
964bcaa8dddSCédric Le Goater         /* flash type is fixed to SPI for all */
965bcaa8dddSCédric Le Goater         s->regs[s->r_conf] |= (CONF_FLASH_TYPE_SPI << CONF_FLASH_TYPE0);
966bcaa8dddSCédric Le Goater         s->regs[s->r_conf] |= (CONF_FLASH_TYPE_SPI << CONF_FLASH_TYPE1);
967bcaa8dddSCédric Le Goater         s->regs[s->r_conf] |= (CONF_FLASH_TYPE_SPI << CONF_FLASH_TYPE2);
968bcaa8dddSCédric Le Goater     }
969bcaa8dddSCédric Le Goater 
970a57baeb4SCédric Le Goater     /* HW strapping flash type for FMC controllers  */
9710707b34dSCédric Le Goater     if (s->ctrl->segments == aspeed_segments_ast2500_fmc) {
9720707b34dSCédric Le Goater         /* flash type is fixed to SPI for CE0 and CE1 */
9730707b34dSCédric Le Goater         s->regs[s->r_conf] |= (CONF_FLASH_TYPE_SPI << CONF_FLASH_TYPE0);
9740707b34dSCédric Le Goater         s->regs[s->r_conf] |= (CONF_FLASH_TYPE_SPI << CONF_FLASH_TYPE1);
9750707b34dSCédric Le Goater     }
9760707b34dSCédric Le Goater 
9770707b34dSCédric Le Goater     /* HW strapping for AST2400 FMC controllers (SCU70). Let's use the
9780707b34dSCédric Le Goater      * configuration of the palmetto-bmc machine */
9790707b34dSCédric Le Goater     if (s->ctrl->segments == aspeed_segments_fmc) {
9800707b34dSCédric Le Goater         s->regs[s->r_conf] |= (CONF_FLASH_TYPE_SPI << CONF_FLASH_TYPE0);
9810707b34dSCédric Le Goater     }
982f95c4bffSCédric Le Goater 
983f95c4bffSCédric Le Goater     s->snoop_index = SNOOP_OFF;
984f95c4bffSCédric Le Goater     s->snoop_dummies = 0;
9857c1c69bcSCédric Le Goater }
9867c1c69bcSCédric Le Goater 
9877c1c69bcSCédric Le Goater static uint64_t aspeed_smc_read(void *opaque, hwaddr addr, unsigned int size)
9887c1c69bcSCédric Le Goater {
9897c1c69bcSCédric Le Goater     AspeedSMCState *s = ASPEED_SMC(opaque);
9907c1c69bcSCédric Le Goater 
9917c1c69bcSCédric Le Goater     addr >>= 2;
9927c1c69bcSCédric Le Goater 
99397c2ed5dSCédric Le Goater     if (addr == s->r_conf ||
994f286f04cSCédric Le Goater         (addr >= s->r_timings &&
995f286f04cSCédric Le Goater          addr < s->r_timings + s->ctrl->nregs_timings) ||
99697c2ed5dSCédric Le Goater         addr == s->r_ce_ctrl ||
997af453a5eSCédric Le Goater         addr == R_CE_CMD_CTRL ||
9982e1f0502SCédric Le Goater         addr == R_INTR_CTRL ||
9999149af2aSCédric Le Goater         addr == R_DUMMY_DATA ||
1000c4e1f0b4SCédric Le Goater         (s->ctrl->has_dma && addr == R_DMA_CTRL) ||
1001c4e1f0b4SCédric Le Goater         (s->ctrl->has_dma && addr == R_DMA_FLASH_ADDR) ||
1002c4e1f0b4SCédric Le Goater         (s->ctrl->has_dma && addr == R_DMA_DRAM_ADDR) ||
1003c4e1f0b4SCédric Le Goater         (s->ctrl->has_dma && addr == R_DMA_LEN) ||
1004c4e1f0b4SCédric Le Goater         (s->ctrl->has_dma && addr == R_DMA_CHECKSUM) ||
10055ade579bSPhilippe Mathieu-Daudé         (addr >= R_SEG_ADDR0 &&
10065ade579bSPhilippe Mathieu-Daudé          addr < R_SEG_ADDR0 + s->ctrl->max_peripherals) ||
10075ade579bSPhilippe Mathieu-Daudé         (addr >= s->r_ctrl0 && addr < s->r_ctrl0 + s->ctrl->max_peripherals)) {
1008bd6ce9a6SCédric Le Goater 
1009bd6ce9a6SCédric Le Goater         trace_aspeed_smc_read(addr, size, s->regs[addr]);
1010bd6ce9a6SCédric Le Goater 
101197c2ed5dSCédric Le Goater         return s->regs[addr];
101297c2ed5dSCédric Le Goater     } else {
10137c1c69bcSCédric Le Goater         qemu_log_mask(LOG_UNIMP, "%s: not implemented: 0x%" HWADDR_PRIx "\n",
10147c1c69bcSCédric Le Goater                       __func__, addr);
1015b617ca92SCédric Le Goater         return -1;
10167c1c69bcSCédric Le Goater     }
10177c1c69bcSCédric Le Goater }
10187c1c69bcSCédric Le Goater 
10190d72c717SCédric Le Goater static uint8_t aspeed_smc_hclk_divisor(uint8_t hclk_mask)
10200d72c717SCédric Le Goater {
10210d72c717SCédric Le Goater     /* HCLK/1 .. HCLK/16 */
10220d72c717SCédric Le Goater     const uint8_t hclk_divisors[] = {
10230d72c717SCédric Le Goater         15, 7, 14, 6, 13, 5, 12, 4, 11, 3, 10, 2, 9, 1, 8, 0
10240d72c717SCédric Le Goater     };
10250d72c717SCédric Le Goater     int i;
10260d72c717SCédric Le Goater 
10270d72c717SCédric Le Goater     for (i = 0; i < ARRAY_SIZE(hclk_divisors); i++) {
10280d72c717SCédric Le Goater         if (hclk_mask == hclk_divisors[i]) {
10290d72c717SCédric Le Goater             return i + 1;
10300d72c717SCédric Le Goater         }
10310d72c717SCédric Le Goater     }
10320d72c717SCédric Le Goater 
10330d72c717SCédric Le Goater     qemu_log_mask(LOG_GUEST_ERROR, "invalid HCLK mask %x", hclk_mask);
10340d72c717SCédric Le Goater     return 0;
10350d72c717SCédric Le Goater }
10360d72c717SCédric Le Goater 
10370d72c717SCédric Le Goater /*
10380d72c717SCédric Le Goater  * When doing calibration, the SPI clock rate in the CE0 Control
10390d72c717SCédric Le Goater  * Register and the read delay cycles in the Read Timing Compensation
10400d72c717SCédric Le Goater  * Register are set using bit[11:4] of the DMA Control Register.
10410d72c717SCédric Le Goater  */
10420d72c717SCédric Le Goater static void aspeed_smc_dma_calibration(AspeedSMCState *s)
10430d72c717SCédric Le Goater {
10440d72c717SCédric Le Goater     uint8_t delay =
10450d72c717SCédric Le Goater         (s->regs[R_DMA_CTRL] >> DMA_CTRL_DELAY_SHIFT) & DMA_CTRL_DELAY_MASK;
10460d72c717SCédric Le Goater     uint8_t hclk_mask =
10470d72c717SCédric Le Goater         (s->regs[R_DMA_CTRL] >> DMA_CTRL_FREQ_SHIFT) & DMA_CTRL_FREQ_MASK;
10480d72c717SCédric Le Goater     uint8_t hclk_div = aspeed_smc_hclk_divisor(hclk_mask);
10490d72c717SCédric Le Goater     uint32_t hclk_shift = (hclk_div - 1) << 2;
10500d72c717SCédric Le Goater     uint8_t cs;
10510d72c717SCédric Le Goater 
10520d72c717SCédric Le Goater     /*
10530d72c717SCédric Le Goater      * The Read Timing Compensation Register values apply to all CS on
10540d72c717SCédric Le Goater      * the SPI bus and only HCLK/1 - HCLK/5 can have tunable delays
10550d72c717SCédric Le Goater      */
10560d72c717SCédric Le Goater     if (hclk_div && hclk_div < 6) {
10570d72c717SCédric Le Goater         s->regs[s->r_timings] &= ~(0xf << hclk_shift);
10580d72c717SCédric Le Goater         s->regs[s->r_timings] |= delay << hclk_shift;
10590d72c717SCédric Le Goater     }
10600d72c717SCédric Le Goater 
10610d72c717SCédric Le Goater     /*
10620d72c717SCédric Le Goater      * TODO: compute the CS from the DMA address and the segment
10630d72c717SCédric Le Goater      * registers. This is not really a problem for now because the
10640d72c717SCédric Le Goater      * Timing Register values apply to all CS and software uses CS0 to
10650d72c717SCédric Le Goater      * do calibration.
10660d72c717SCédric Le Goater      */
10670d72c717SCédric Le Goater     cs = 0;
10680d72c717SCédric Le Goater     s->regs[s->r_ctrl0 + cs] &=
10690d72c717SCédric Le Goater         ~(CE_CTRL_CLOCK_FREQ_MASK << CE_CTRL_CLOCK_FREQ_SHIFT);
10700d72c717SCédric Le Goater     s->regs[s->r_ctrl0 + cs] |= CE_CTRL_CLOCK_FREQ(hclk_div);
10710d72c717SCédric Le Goater }
10720d72c717SCédric Le Goater 
1073c4e1f0b4SCédric Le Goater /*
10745258c2a6SCédric Le Goater  * Emulate read errors in the DMA Checksum Register for high
10755258c2a6SCédric Le Goater  * frequencies and optimistic settings of the Read Timing Compensation
10765258c2a6SCédric Le Goater  * Register. This will help in tuning the SPI timing calibration
10775258c2a6SCédric Le Goater  * algorithm.
10785258c2a6SCédric Le Goater  */
10795258c2a6SCédric Le Goater static bool aspeed_smc_inject_read_failure(AspeedSMCState *s)
10805258c2a6SCédric Le Goater {
10815258c2a6SCédric Le Goater     uint8_t delay =
10825258c2a6SCédric Le Goater         (s->regs[R_DMA_CTRL] >> DMA_CTRL_DELAY_SHIFT) & DMA_CTRL_DELAY_MASK;
10835258c2a6SCédric Le Goater     uint8_t hclk_mask =
10845258c2a6SCédric Le Goater         (s->regs[R_DMA_CTRL] >> DMA_CTRL_FREQ_SHIFT) & DMA_CTRL_FREQ_MASK;
10855258c2a6SCédric Le Goater 
10865258c2a6SCédric Le Goater     /*
10875258c2a6SCédric Le Goater      * Typical values of a palmetto-bmc machine.
10885258c2a6SCédric Le Goater      */
10895258c2a6SCédric Le Goater     switch (aspeed_smc_hclk_divisor(hclk_mask)) {
10905258c2a6SCédric Le Goater     case 4 ... 16:
10915258c2a6SCédric Le Goater         return false;
10925258c2a6SCédric Le Goater     case 3: /* at least one HCLK cycle delay */
10935258c2a6SCédric Le Goater         return (delay & 0x7) < 1;
10945258c2a6SCédric Le Goater     case 2: /* at least two HCLK cycle delay */
10955258c2a6SCédric Le Goater         return (delay & 0x7) < 2;
10965258c2a6SCédric Le Goater     case 1: /* (> 100MHz) is above the max freq of the controller */
10975258c2a6SCédric Le Goater         return true;
10985258c2a6SCédric Le Goater     default:
10995258c2a6SCédric Le Goater         g_assert_not_reached();
11005258c2a6SCédric Le Goater     }
11015258c2a6SCédric Le Goater }
11025258c2a6SCédric Le Goater 
11035258c2a6SCédric Le Goater /*
1104c4e1f0b4SCédric Le Goater  * Accumulate the result of the reads to provide a checksum that will
1105c4e1f0b4SCédric Le Goater  * be used to validate the read timing settings.
1106c4e1f0b4SCédric Le Goater  */
1107c4e1f0b4SCédric Le Goater static void aspeed_smc_dma_checksum(AspeedSMCState *s)
1108c4e1f0b4SCédric Le Goater {
1109c4e1f0b4SCédric Le Goater     MemTxResult result;
1110c4e1f0b4SCédric Le Goater     uint32_t data;
1111c4e1f0b4SCédric Le Goater 
1112c4e1f0b4SCédric Le Goater     if (s->regs[R_DMA_CTRL] & DMA_CTRL_WRITE) {
1113c4e1f0b4SCédric Le Goater         qemu_log_mask(LOG_GUEST_ERROR,
1114c4e1f0b4SCédric Le Goater                       "%s: invalid direction for DMA checksum\n",  __func__);
1115c4e1f0b4SCédric Le Goater         return;
1116c4e1f0b4SCédric Le Goater     }
1117c4e1f0b4SCédric Le Goater 
11180d72c717SCédric Le Goater     if (s->regs[R_DMA_CTRL] & DMA_CTRL_CALIB) {
11190d72c717SCédric Le Goater         aspeed_smc_dma_calibration(s);
11200d72c717SCédric Le Goater     }
11210d72c717SCédric Le Goater 
1122c4e1f0b4SCédric Le Goater     while (s->regs[R_DMA_LEN]) {
1123c4e1f0b4SCédric Le Goater         data = address_space_ldl_le(&s->flash_as, s->regs[R_DMA_FLASH_ADDR],
1124c4e1f0b4SCédric Le Goater                                     MEMTXATTRS_UNSPECIFIED, &result);
1125c4e1f0b4SCédric Le Goater         if (result != MEMTX_OK) {
1126c4e1f0b4SCédric Le Goater             qemu_log_mask(LOG_GUEST_ERROR, "%s: Flash read failed @%08x\n",
1127c4e1f0b4SCédric Le Goater                           __func__, s->regs[R_DMA_FLASH_ADDR]);
1128c4e1f0b4SCédric Le Goater             return;
1129c4e1f0b4SCédric Le Goater         }
1130bd6ce9a6SCédric Le Goater         trace_aspeed_smc_dma_checksum(s->regs[R_DMA_FLASH_ADDR], data);
1131c4e1f0b4SCédric Le Goater 
1132c4e1f0b4SCédric Le Goater         /*
1133c4e1f0b4SCédric Le Goater          * When the DMA is on-going, the DMA registers are updated
1134c4e1f0b4SCédric Le Goater          * with the current working addresses and length.
1135c4e1f0b4SCédric Le Goater          */
1136c4e1f0b4SCédric Le Goater         s->regs[R_DMA_CHECKSUM] += data;
1137c4e1f0b4SCédric Le Goater         s->regs[R_DMA_FLASH_ADDR] += 4;
1138c4e1f0b4SCédric Le Goater         s->regs[R_DMA_LEN] -= 4;
1139c4e1f0b4SCédric Le Goater     }
11405258c2a6SCédric Le Goater 
11415258c2a6SCédric Le Goater     if (s->inject_failure && aspeed_smc_inject_read_failure(s)) {
11425258c2a6SCédric Le Goater         s->regs[R_DMA_CHECKSUM] = 0xbadc0de;
11435258c2a6SCédric Le Goater     }
11445258c2a6SCédric Le Goater 
1145c4e1f0b4SCédric Le Goater }
1146c4e1f0b4SCédric Le Goater 
1147c4e1f0b4SCédric Le Goater static void aspeed_smc_dma_rw(AspeedSMCState *s)
1148c4e1f0b4SCédric Le Goater {
1149c4e1f0b4SCédric Le Goater     MemTxResult result;
1150c4e1f0b4SCédric Le Goater     uint32_t data;
1151c4e1f0b4SCédric Le Goater 
11524dabf395SCédric Le Goater     trace_aspeed_smc_dma_rw(s->regs[R_DMA_CTRL] & DMA_CTRL_WRITE ?
11534dabf395SCédric Le Goater                             "write" : "read",
11544dabf395SCédric Le Goater                             s->regs[R_DMA_FLASH_ADDR],
11554dabf395SCédric Le Goater                             s->regs[R_DMA_DRAM_ADDR],
11564dabf395SCédric Le Goater                             s->regs[R_DMA_LEN]);
1157c4e1f0b4SCédric Le Goater     while (s->regs[R_DMA_LEN]) {
1158c4e1f0b4SCédric Le Goater         if (s->regs[R_DMA_CTRL] & DMA_CTRL_WRITE) {
1159c4e1f0b4SCédric Le Goater             data = address_space_ldl_le(&s->dram_as, s->regs[R_DMA_DRAM_ADDR],
1160c4e1f0b4SCédric Le Goater                                         MEMTXATTRS_UNSPECIFIED, &result);
1161c4e1f0b4SCédric Le Goater             if (result != MEMTX_OK) {
1162c4e1f0b4SCédric Le Goater                 qemu_log_mask(LOG_GUEST_ERROR, "%s: DRAM read failed @%08x\n",
1163c4e1f0b4SCédric Le Goater                               __func__, s->regs[R_DMA_DRAM_ADDR]);
1164c4e1f0b4SCédric Le Goater                 return;
1165c4e1f0b4SCédric Le Goater             }
1166c4e1f0b4SCédric Le Goater 
1167c4e1f0b4SCédric Le Goater             address_space_stl_le(&s->flash_as, s->regs[R_DMA_FLASH_ADDR],
1168c4e1f0b4SCédric Le Goater                                  data, MEMTXATTRS_UNSPECIFIED, &result);
1169c4e1f0b4SCédric Le Goater             if (result != MEMTX_OK) {
1170c4e1f0b4SCédric Le Goater                 qemu_log_mask(LOG_GUEST_ERROR, "%s: Flash write failed @%08x\n",
1171c4e1f0b4SCédric Le Goater                               __func__, s->regs[R_DMA_FLASH_ADDR]);
1172c4e1f0b4SCédric Le Goater                 return;
1173c4e1f0b4SCédric Le Goater             }
1174c4e1f0b4SCédric Le Goater         } else {
1175c4e1f0b4SCédric Le Goater             data = address_space_ldl_le(&s->flash_as, s->regs[R_DMA_FLASH_ADDR],
1176c4e1f0b4SCédric Le Goater                                         MEMTXATTRS_UNSPECIFIED, &result);
1177c4e1f0b4SCédric Le Goater             if (result != MEMTX_OK) {
1178c4e1f0b4SCédric Le Goater                 qemu_log_mask(LOG_GUEST_ERROR, "%s: Flash read failed @%08x\n",
1179c4e1f0b4SCédric Le Goater                               __func__, s->regs[R_DMA_FLASH_ADDR]);
1180c4e1f0b4SCédric Le Goater                 return;
1181c4e1f0b4SCédric Le Goater             }
1182c4e1f0b4SCédric Le Goater 
1183c4e1f0b4SCédric Le Goater             address_space_stl_le(&s->dram_as, s->regs[R_DMA_DRAM_ADDR],
1184c4e1f0b4SCédric Le Goater                                  data, MEMTXATTRS_UNSPECIFIED, &result);
1185c4e1f0b4SCédric Le Goater             if (result != MEMTX_OK) {
1186c4e1f0b4SCédric Le Goater                 qemu_log_mask(LOG_GUEST_ERROR, "%s: DRAM write failed @%08x\n",
1187c4e1f0b4SCédric Le Goater                               __func__, s->regs[R_DMA_DRAM_ADDR]);
1188c4e1f0b4SCédric Le Goater                 return;
1189c4e1f0b4SCédric Le Goater             }
1190c4e1f0b4SCédric Le Goater         }
1191c4e1f0b4SCédric Le Goater 
1192c4e1f0b4SCédric Le Goater         /*
1193c4e1f0b4SCédric Le Goater          * When the DMA is on-going, the DMA registers are updated
1194c4e1f0b4SCédric Le Goater          * with the current working addresses and length.
1195c4e1f0b4SCédric Le Goater          */
1196c4e1f0b4SCédric Le Goater         s->regs[R_DMA_FLASH_ADDR] += 4;
1197c4e1f0b4SCédric Le Goater         s->regs[R_DMA_DRAM_ADDR] += 4;
1198c4e1f0b4SCédric Le Goater         s->regs[R_DMA_LEN] -= 4;
1199ae275f71SChristian Svensson         s->regs[R_DMA_CHECKSUM] += data;
1200c4e1f0b4SCédric Le Goater     }
1201c4e1f0b4SCédric Le Goater }
1202c4e1f0b4SCédric Le Goater 
1203c4e1f0b4SCédric Le Goater static void aspeed_smc_dma_stop(AspeedSMCState *s)
1204c4e1f0b4SCédric Le Goater {
1205c4e1f0b4SCédric Le Goater     /*
1206c4e1f0b4SCédric Le Goater      * When the DMA is disabled, INTR_CTRL_DMA_STATUS=0 means the
1207c4e1f0b4SCédric Le Goater      * engine is idle
1208c4e1f0b4SCédric Le Goater      */
1209c4e1f0b4SCédric Le Goater     s->regs[R_INTR_CTRL] &= ~INTR_CTRL_DMA_STATUS;
1210c4e1f0b4SCédric Le Goater     s->regs[R_DMA_CHECKSUM] = 0;
1211c4e1f0b4SCédric Le Goater 
1212c4e1f0b4SCédric Le Goater     /*
1213c4e1f0b4SCédric Le Goater      * Lower the DMA irq in any case. The IRQ control register could
1214c4e1f0b4SCédric Le Goater      * have been cleared before disabling the DMA.
1215c4e1f0b4SCédric Le Goater      */
1216c4e1f0b4SCédric Le Goater     qemu_irq_lower(s->irq);
1217c4e1f0b4SCédric Le Goater }
1218c4e1f0b4SCédric Le Goater 
1219c4e1f0b4SCédric Le Goater /*
1220c4e1f0b4SCédric Le Goater  * When INTR_CTRL_DMA_STATUS=1, the DMA has completed and a new DMA
1221c4e1f0b4SCédric Le Goater  * can start even if the result of the previous was not collected.
1222c4e1f0b4SCédric Le Goater  */
1223c4e1f0b4SCédric Le Goater static bool aspeed_smc_dma_in_progress(AspeedSMCState *s)
1224c4e1f0b4SCédric Le Goater {
1225c4e1f0b4SCédric Le Goater     return s->regs[R_DMA_CTRL] & DMA_CTRL_ENABLE &&
1226c4e1f0b4SCédric Le Goater         !(s->regs[R_INTR_CTRL] & INTR_CTRL_DMA_STATUS);
1227c4e1f0b4SCédric Le Goater }
1228c4e1f0b4SCédric Le Goater 
1229c4e1f0b4SCédric Le Goater static void aspeed_smc_dma_done(AspeedSMCState *s)
1230c4e1f0b4SCédric Le Goater {
1231c4e1f0b4SCédric Le Goater     s->regs[R_INTR_CTRL] |= INTR_CTRL_DMA_STATUS;
1232c4e1f0b4SCédric Le Goater     if (s->regs[R_INTR_CTRL] & INTR_CTRL_DMA_EN) {
1233c4e1f0b4SCédric Le Goater         qemu_irq_raise(s->irq);
1234c4e1f0b4SCédric Le Goater     }
1235c4e1f0b4SCédric Le Goater }
1236c4e1f0b4SCédric Le Goater 
1237c4e1f0b4SCédric Le Goater static void aspeed_smc_dma_ctrl(AspeedSMCState *s, uint64_t dma_ctrl)
1238c4e1f0b4SCédric Le Goater {
1239c4e1f0b4SCédric Le Goater     if (!(dma_ctrl & DMA_CTRL_ENABLE)) {
1240c4e1f0b4SCédric Le Goater         s->regs[R_DMA_CTRL] = dma_ctrl;
1241c4e1f0b4SCédric Le Goater 
1242c4e1f0b4SCédric Le Goater         aspeed_smc_dma_stop(s);
1243c4e1f0b4SCédric Le Goater         return;
1244c4e1f0b4SCédric Le Goater     }
1245c4e1f0b4SCédric Le Goater 
1246c4e1f0b4SCédric Le Goater     if (aspeed_smc_dma_in_progress(s)) {
1247c4e1f0b4SCédric Le Goater         qemu_log_mask(LOG_GUEST_ERROR, "%s: DMA in progress\n",  __func__);
1248c4e1f0b4SCédric Le Goater         return;
1249c4e1f0b4SCédric Le Goater     }
1250c4e1f0b4SCédric Le Goater 
1251c4e1f0b4SCédric Le Goater     s->regs[R_DMA_CTRL] = dma_ctrl;
1252c4e1f0b4SCédric Le Goater 
1253c4e1f0b4SCédric Le Goater     if (s->regs[R_DMA_CTRL] & DMA_CTRL_CKSUM) {
1254c4e1f0b4SCédric Le Goater         aspeed_smc_dma_checksum(s);
1255c4e1f0b4SCédric Le Goater     } else {
1256c4e1f0b4SCédric Le Goater         aspeed_smc_dma_rw(s);
1257c4e1f0b4SCédric Le Goater     }
1258c4e1f0b4SCédric Le Goater 
1259c4e1f0b4SCédric Le Goater     aspeed_smc_dma_done(s);
1260c4e1f0b4SCédric Le Goater }
1261c4e1f0b4SCédric Le Goater 
12627c1c69bcSCédric Le Goater static void aspeed_smc_write(void *opaque, hwaddr addr, uint64_t data,
12637c1c69bcSCédric Le Goater                              unsigned int size)
12647c1c69bcSCédric Le Goater {
12657c1c69bcSCédric Le Goater     AspeedSMCState *s = ASPEED_SMC(opaque);
12667c1c69bcSCédric Le Goater     uint32_t value = data;
12677c1c69bcSCédric Le Goater 
12687c1c69bcSCédric Le Goater     addr >>= 2;
12697c1c69bcSCédric Le Goater 
1270bd6ce9a6SCédric Le Goater     trace_aspeed_smc_write(addr, size, data);
1271bd6ce9a6SCédric Le Goater 
127297c2ed5dSCédric Le Goater     if (addr == s->r_conf ||
1273f286f04cSCédric Le Goater         (addr >= s->r_timings &&
1274f286f04cSCédric Le Goater          addr < s->r_timings + s->ctrl->nregs_timings) ||
127597c2ed5dSCédric Le Goater         addr == s->r_ce_ctrl) {
127697c2ed5dSCédric Le Goater         s->regs[addr] = value;
127797c2ed5dSCédric Le Goater     } else if (addr >= s->r_ctrl0 && addr < s->r_ctrl0 + s->num_cs) {
1278f248a9dbSCédric Le Goater         int cs = addr - s->r_ctrl0;
1279e7e741caSCédric Le Goater         aspeed_smc_flash_update_ctrl(&s->flashes[cs], value);
1280a03cb1daSCédric Le Goater     } else if (addr >= R_SEG_ADDR0 &&
12815ade579bSPhilippe Mathieu-Daudé                addr < R_SEG_ADDR0 + s->ctrl->max_peripherals) {
1282a03cb1daSCédric Le Goater         int cs = addr - R_SEG_ADDR0;
1283a03cb1daSCédric Le Goater 
1284a03cb1daSCédric Le Goater         if (value != s->regs[R_SEG_ADDR0 + cs]) {
1285a03cb1daSCédric Le Goater             aspeed_smc_flash_set_segment(s, cs, value);
1286a03cb1daSCédric Le Goater         }
1287af453a5eSCédric Le Goater     } else if (addr == R_CE_CMD_CTRL) {
1288af453a5eSCédric Le Goater         s->regs[addr] = value & 0xff;
12899149af2aSCédric Le Goater     } else if (addr == R_DUMMY_DATA) {
12909149af2aSCédric Le Goater         s->regs[addr] = value & 0xff;
1291c4e1f0b4SCédric Le Goater     } else if (addr == R_INTR_CTRL) {
1292c4e1f0b4SCédric Le Goater         s->regs[addr] = value;
1293c4e1f0b4SCédric Le Goater     } else if (s->ctrl->has_dma && addr == R_DMA_CTRL) {
1294c4e1f0b4SCédric Le Goater         aspeed_smc_dma_ctrl(s, value);
1295c4e1f0b4SCédric Le Goater     } else if (s->ctrl->has_dma && addr == R_DMA_DRAM_ADDR) {
1296c4e1f0b4SCédric Le Goater         s->regs[addr] = DMA_DRAM_ADDR(s, value);
1297c4e1f0b4SCédric Le Goater     } else if (s->ctrl->has_dma && addr == R_DMA_FLASH_ADDR) {
1298c4e1f0b4SCédric Le Goater         s->regs[addr] = DMA_FLASH_ADDR(s, value);
1299c4e1f0b4SCédric Le Goater     } else if (s->ctrl->has_dma && addr == R_DMA_LEN) {
1300c4e1f0b4SCédric Le Goater         s->regs[addr] = DMA_LENGTH(value);
130197c2ed5dSCédric Le Goater     } else {
13027c1c69bcSCédric Le Goater         qemu_log_mask(LOG_UNIMP, "%s: not implemented: 0x%" HWADDR_PRIx "\n",
13037c1c69bcSCédric Le Goater                       __func__, addr);
13047c1c69bcSCédric Le Goater         return;
13057c1c69bcSCédric Le Goater     }
13067c1c69bcSCédric Le Goater }
13077c1c69bcSCédric Le Goater 
13087c1c69bcSCédric Le Goater static const MemoryRegionOps aspeed_smc_ops = {
13097c1c69bcSCédric Le Goater     .read = aspeed_smc_read,
13107c1c69bcSCédric Le Goater     .write = aspeed_smc_write,
13117c1c69bcSCédric Le Goater     .endianness = DEVICE_LITTLE_ENDIAN,
13127c1c69bcSCédric Le Goater };
13137c1c69bcSCédric Le Goater 
1314c4e1f0b4SCédric Le Goater /*
1315c4e1f0b4SCédric Le Goater  * Initialize the custom address spaces for DMAs
1316c4e1f0b4SCédric Le Goater  */
1317c4e1f0b4SCédric Le Goater static void aspeed_smc_dma_setup(AspeedSMCState *s, Error **errp)
1318c4e1f0b4SCédric Le Goater {
1319c4e1f0b4SCédric Le Goater     char *name;
1320c4e1f0b4SCédric Le Goater 
1321c4e1f0b4SCédric Le Goater     if (!s->dram_mr) {
1322c4e1f0b4SCédric Le Goater         error_setg(errp, TYPE_ASPEED_SMC ": 'dram' link not set");
1323c4e1f0b4SCédric Le Goater         return;
1324c4e1f0b4SCédric Le Goater     }
1325c4e1f0b4SCédric Le Goater 
1326c4e1f0b4SCédric Le Goater     name = g_strdup_printf("%s-dma-flash", s->ctrl->name);
1327c4e1f0b4SCédric Le Goater     address_space_init(&s->flash_as, &s->mmio_flash, name);
1328c4e1f0b4SCédric Le Goater     g_free(name);
1329c4e1f0b4SCédric Le Goater 
1330c4e1f0b4SCédric Le Goater     name = g_strdup_printf("%s-dma-dram", s->ctrl->name);
1331c4e1f0b4SCédric Le Goater     address_space_init(&s->dram_as, s->dram_mr, name);
1332c4e1f0b4SCédric Le Goater     g_free(name);
1333c4e1f0b4SCédric Le Goater }
1334c4e1f0b4SCédric Le Goater 
13357c1c69bcSCédric Le Goater static void aspeed_smc_realize(DeviceState *dev, Error **errp)
13367c1c69bcSCédric Le Goater {
13377c1c69bcSCédric Le Goater     SysBusDevice *sbd = SYS_BUS_DEVICE(dev);
13387c1c69bcSCédric Le Goater     AspeedSMCState *s = ASPEED_SMC(dev);
13397c1c69bcSCédric Le Goater     AspeedSMCClass *mc = ASPEED_SMC_GET_CLASS(s);
13407c1c69bcSCédric Le Goater     int i;
1341924ed163SCédric Le Goater     char name[32];
1342924ed163SCédric Le Goater     hwaddr offset = 0;
13437c1c69bcSCédric Le Goater 
13447c1c69bcSCédric Le Goater     s->ctrl = mc->ctrl;
13457c1c69bcSCédric Le Goater 
13467c1c69bcSCédric Le Goater     /* keep a copy under AspeedSMCState to speed up accesses */
13477c1c69bcSCédric Le Goater     s->r_conf = s->ctrl->r_conf;
13487c1c69bcSCédric Le Goater     s->r_ce_ctrl = s->ctrl->r_ce_ctrl;
13497c1c69bcSCédric Le Goater     s->r_ctrl0 = s->ctrl->r_ctrl0;
13507c1c69bcSCédric Le Goater     s->r_timings = s->ctrl->r_timings;
13517c1c69bcSCédric Le Goater     s->conf_enable_w0 = s->ctrl->conf_enable_w0;
13527c1c69bcSCédric Le Goater 
13537c1c69bcSCédric Le Goater     /* Enforce some real HW limits */
13545ade579bSPhilippe Mathieu-Daudé     if (s->num_cs > s->ctrl->max_peripherals) {
13557c1c69bcSCédric Le Goater         qemu_log_mask(LOG_GUEST_ERROR, "%s: num_cs cannot exceed: %d\n",
13565ade579bSPhilippe Mathieu-Daudé                       __func__, s->ctrl->max_peripherals);
13575ade579bSPhilippe Mathieu-Daudé         s->num_cs = s->ctrl->max_peripherals;
13587c1c69bcSCédric Le Goater     }
13597c1c69bcSCédric Le Goater 
1360c4e1f0b4SCédric Le Goater     /* DMA irq. Keep it first for the initialization in the SoC */
1361c4e1f0b4SCédric Le Goater     sysbus_init_irq(sbd, &s->irq);
1362c4e1f0b4SCédric Le Goater 
13637c1c69bcSCédric Le Goater     s->spi = ssi_create_bus(dev, "spi");
13647c1c69bcSCédric Le Goater 
13655ade579bSPhilippe Mathieu-Daudé     /* Setup cs_lines for peripherals */
13667c1c69bcSCédric Le Goater     s->cs_lines = g_new0(qemu_irq, s->num_cs);
13677c1c69bcSCédric Le Goater 
13687c1c69bcSCédric Le Goater     for (i = 0; i < s->num_cs; ++i) {
13697c1c69bcSCédric Le Goater         sysbus_init_irq(sbd, &s->cs_lines[i]);
13707c1c69bcSCédric Le Goater     }
13717c1c69bcSCédric Le Goater 
13722da95fd8SCédric Le Goater     /* The memory region for the controller registers */
13737c1c69bcSCédric Le Goater     memory_region_init_io(&s->mmio, OBJECT(s), &aspeed_smc_ops, s,
1374087b57c9SCédric Le Goater                           s->ctrl->name, s->ctrl->nregs * 4);
13757c1c69bcSCédric Le Goater     sysbus_init_mmio(sbd, &s->mmio);
1376924ed163SCédric Le Goater 
1377924ed163SCédric Le Goater     /*
13782da95fd8SCédric Le Goater      * The container memory region representing the address space
13792da95fd8SCédric Le Goater      * window in which the flash modules are mapped. The size and
13802da95fd8SCédric Le Goater      * address depends on the SoC model and controller type.
1381924ed163SCédric Le Goater      */
1382924ed163SCédric Le Goater     snprintf(name, sizeof(name), "%s.flash", s->ctrl->name);
1383924ed163SCédric Le Goater 
1384924ed163SCédric Le Goater     memory_region_init_io(&s->mmio_flash, OBJECT(s),
1385924ed163SCédric Le Goater                           &aspeed_smc_flash_default_ops, s, name,
1386dcb83444SCédric Le Goater                           s->ctrl->flash_window_size);
1387*e9c568dbSPhilippe Mathieu-Daudé     memory_region_init_alias(&s->mmio_flash_alias, OBJECT(s), name,
1388*e9c568dbSPhilippe Mathieu-Daudé                              &s->mmio_flash, 0, s->ctrl->flash_window_size);
1389*e9c568dbSPhilippe Mathieu-Daudé     sysbus_init_mmio(sbd, &s->mmio_flash_alias);
1390924ed163SCédric Le Goater 
13915ade579bSPhilippe Mathieu-Daudé     s->flashes = g_new0(AspeedSMCFlash, s->ctrl->max_peripherals);
1392924ed163SCédric Le Goater 
13932da95fd8SCédric Le Goater     /*
13945ade579bSPhilippe Mathieu-Daudé      * Let's create a sub memory region for each possible peripheral. All
13952da95fd8SCédric Le Goater      * have a configurable memory segment in the overall flash mapping
13962da95fd8SCédric Le Goater      * window of the controller but, there is not necessarily a flash
13972da95fd8SCédric Le Goater      * module behind to handle the memory accesses. This depends on
13982da95fd8SCédric Le Goater      * the board configuration.
13992da95fd8SCédric Le Goater      */
14005ade579bSPhilippe Mathieu-Daudé     for (i = 0; i < s->ctrl->max_peripherals; ++i) {
1401924ed163SCédric Le Goater         AspeedSMCFlash *fl = &s->flashes[i];
1402924ed163SCédric Le Goater 
1403924ed163SCédric Le Goater         snprintf(name, sizeof(name), "%s.%d", s->ctrl->name, i);
1404924ed163SCédric Le Goater 
1405924ed163SCédric Le Goater         fl->id = i;
1406924ed163SCédric Le Goater         fl->controller = s;
1407924ed163SCédric Le Goater         fl->size = s->ctrl->segments[i].size;
1408924ed163SCédric Le Goater         memory_region_init_io(&fl->mmio, OBJECT(s), &aspeed_smc_flash_ops,
1409924ed163SCédric Le Goater                               fl, name, fl->size);
1410924ed163SCédric Le Goater         memory_region_add_subregion(&s->mmio_flash, offset, &fl->mmio);
1411924ed163SCédric Le Goater         offset += fl->size;
1412924ed163SCédric Le Goater     }
1413c4e1f0b4SCédric Le Goater 
1414c4e1f0b4SCédric Le Goater     /* DMA support */
1415c4e1f0b4SCédric Le Goater     if (s->ctrl->has_dma) {
1416c4e1f0b4SCédric Le Goater         aspeed_smc_dma_setup(s, errp);
1417c4e1f0b4SCédric Le Goater     }
14187c1c69bcSCédric Le Goater }
14197c1c69bcSCédric Le Goater 
14207c1c69bcSCédric Le Goater static const VMStateDescription vmstate_aspeed_smc = {
14217c1c69bcSCédric Le Goater     .name = "aspeed.smc",
1422f95c4bffSCédric Le Goater     .version_id = 2,
1423f95c4bffSCédric Le Goater     .minimum_version_id = 2,
14247c1c69bcSCédric Le Goater     .fields = (VMStateField[]) {
14257c1c69bcSCédric Le Goater         VMSTATE_UINT32_ARRAY(regs, AspeedSMCState, ASPEED_SMC_R_MAX),
1426f95c4bffSCédric Le Goater         VMSTATE_UINT8(snoop_index, AspeedSMCState),
1427f95c4bffSCédric Le Goater         VMSTATE_UINT8(snoop_dummies, AspeedSMCState),
14287c1c69bcSCédric Le Goater         VMSTATE_END_OF_LIST()
14297c1c69bcSCédric Le Goater     }
14307c1c69bcSCédric Le Goater };
14317c1c69bcSCédric Le Goater 
14327c1c69bcSCédric Le Goater static Property aspeed_smc_properties[] = {
14337c1c69bcSCédric Le Goater     DEFINE_PROP_UINT32("num-cs", AspeedSMCState, num_cs, 1),
14345258c2a6SCédric Le Goater     DEFINE_PROP_BOOL("inject-failure", AspeedSMCState, inject_failure, false),
1435c4e1f0b4SCédric Le Goater     DEFINE_PROP_LINK("dram", AspeedSMCState, dram_mr,
1436c4e1f0b4SCédric Le Goater                      TYPE_MEMORY_REGION, MemoryRegion *),
14377c1c69bcSCédric Le Goater     DEFINE_PROP_END_OF_LIST(),
14387c1c69bcSCédric Le Goater };
14397c1c69bcSCédric Le Goater 
14407c1c69bcSCédric Le Goater static void aspeed_smc_class_init(ObjectClass *klass, void *data)
14417c1c69bcSCédric Le Goater {
14427c1c69bcSCédric Le Goater     DeviceClass *dc = DEVICE_CLASS(klass);
14437c1c69bcSCédric Le Goater     AspeedSMCClass *mc = ASPEED_SMC_CLASS(klass);
14447c1c69bcSCédric Le Goater 
14457c1c69bcSCédric Le Goater     dc->realize = aspeed_smc_realize;
14467c1c69bcSCédric Le Goater     dc->reset = aspeed_smc_reset;
14474f67d30bSMarc-André Lureau     device_class_set_props(dc, aspeed_smc_properties);
14487c1c69bcSCédric Le Goater     dc->vmsd = &vmstate_aspeed_smc;
14497c1c69bcSCédric Le Goater     mc->ctrl = data;
14507c1c69bcSCédric Le Goater }
14517c1c69bcSCédric Le Goater 
14527c1c69bcSCédric Le Goater static const TypeInfo aspeed_smc_info = {
14537c1c69bcSCédric Le Goater     .name           = TYPE_ASPEED_SMC,
14547c1c69bcSCédric Le Goater     .parent         = TYPE_SYS_BUS_DEVICE,
14557c1c69bcSCédric Le Goater     .instance_size  = sizeof(AspeedSMCState),
14567c1c69bcSCédric Le Goater     .class_size     = sizeof(AspeedSMCClass),
14577c1c69bcSCédric Le Goater     .abstract       = true,
14587c1c69bcSCédric Le Goater };
14597c1c69bcSCédric Le Goater 
14607c1c69bcSCédric Le Goater static void aspeed_smc_register_types(void)
14617c1c69bcSCédric Le Goater {
14627c1c69bcSCédric Le Goater     int i;
14637c1c69bcSCédric Le Goater 
14647c1c69bcSCédric Le Goater     type_register_static(&aspeed_smc_info);
14657c1c69bcSCédric Le Goater     for (i = 0; i < ARRAY_SIZE(controllers); ++i) {
14667c1c69bcSCédric Le Goater         TypeInfo ti = {
14677c1c69bcSCédric Le Goater             .name       = controllers[i].name,
14687c1c69bcSCédric Le Goater             .parent     = TYPE_ASPEED_SMC,
14697c1c69bcSCédric Le Goater             .class_init = aspeed_smc_class_init,
14707c1c69bcSCédric Le Goater             .class_data = (void *)&controllers[i],
14717c1c69bcSCédric Le Goater         };
14727c1c69bcSCédric Le Goater         type_register(&ti);
14737c1c69bcSCédric Le Goater     }
14747c1c69bcSCédric Le Goater }
14757c1c69bcSCédric Le Goater 
14767c1c69bcSCédric Le Goater type_init(aspeed_smc_register_types)
1477