1*3df2817dSAngeloGioacchino Del Regno /* SPDX-License-Identifier: GPL-2.0-only OR BSD-2-Clause */ 2*3df2817dSAngeloGioacchino Del Regno 3*3df2817dSAngeloGioacchino Del Regno #ifndef _DT_BINDINGS_MEDIATEK_MT6363_AUXADC_H 4*3df2817dSAngeloGioacchino Del Regno #define _DT_BINDINGS_MEDIATEK_MT6363_AUXADC_H 5*3df2817dSAngeloGioacchino Del Regno 6*3df2817dSAngeloGioacchino Del Regno /* ADC Channel Index */ 7*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_BATADC 0 8*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VCDT 1 9*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_BAT_TEMP 2 10*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_CHIP_TEMP 3 11*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VSYSSNS 4 12*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VTREF 5 13*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VCORE_TEMP 6 14*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VPROC_TEMP 7 15*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VGPU_TEMP 8 16*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VIN1 9 17*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VIN2 10 18*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VIN3 11 19*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VIN4 12 20*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VIN5 13 21*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VIN6 14 22*3df2817dSAngeloGioacchino Del Regno #define MT6363_AUXADC_VIN7 15 23*3df2817dSAngeloGioacchino Del Regno 24*3df2817dSAngeloGioacchino Del Regno #endif 25