xref: /linux/drivers/net/ethernet/wangxun/txgbe/txgbe_irq.c (revision e78f70bad29c5ae1e1076698b690b15794e9b81e)
1 // SPDX-License-Identifier: GPL-2.0
2 /* Copyright (c) 2015 - 2024 Beijing WangXun Technology Co., Ltd. */
3 
4 #include <linux/irqdomain.h>
5 #include <linux/pci.h>
6 
7 #include "../libwx/wx_type.h"
8 #include "../libwx/wx_lib.h"
9 #include "../libwx/wx_ptp.h"
10 #include "../libwx/wx_hw.h"
11 #include "../libwx/wx_sriov.h"
12 #include "txgbe_type.h"
13 #include "txgbe_phy.h"
14 #include "txgbe_irq.h"
15 #include "txgbe_aml.h"
16 
17 /**
18  * txgbe_irq_enable - Enable default interrupt generation settings
19  * @wx: pointer to private structure
20  * @queues: enable irqs for queues
21  **/
22 void txgbe_irq_enable(struct wx *wx, bool queues)
23 {
24 	u32 misc_ien = TXGBE_PX_MISC_IEN_MASK;
25 
26 	if (wx->mac.type == wx_mac_aml) {
27 		misc_ien |= TXGBE_PX_MISC_GPIO;
28 		txgbe_gpio_init_aml(wx);
29 	}
30 
31 	wr32(wx, WX_PX_MISC_IEN, misc_ien);
32 
33 	/* unmask interrupt */
34 	wx_intr_enable(wx, TXGBE_INTR_MISC);
35 	if (queues)
36 		wx_intr_enable(wx, TXGBE_INTR_QALL(wx));
37 }
38 
39 /**
40  * txgbe_request_queue_irqs - Initialize MSI-X queue interrupts
41  * @wx: board private structure
42  *
43  * Allocate MSI-X queue vectors and request interrupts from the kernel.
44  **/
45 int txgbe_request_queue_irqs(struct wx *wx)
46 {
47 	struct net_device *netdev = wx->netdev;
48 	int vector, err;
49 
50 	if (!wx->pdev->msix_enabled)
51 		return 0;
52 
53 	for (vector = 0; vector < wx->num_q_vectors; vector++) {
54 		struct wx_q_vector *q_vector = wx->q_vector[vector];
55 		struct msix_entry *entry = &wx->msix_q_entries[vector];
56 
57 		if (q_vector->tx.ring && q_vector->rx.ring)
58 			snprintf(q_vector->name, sizeof(q_vector->name) - 1,
59 				 "%s-TxRx-%d", netdev->name, entry->entry);
60 		else
61 			/* skip this unused q_vector */
62 			continue;
63 
64 		err = request_irq(entry->vector, wx_msix_clean_rings, 0,
65 				  q_vector->name, q_vector);
66 		if (err) {
67 			wx_err(wx, "request_irq failed for MSIX interrupt %s Error: %d\n",
68 			       q_vector->name, err);
69 			goto free_queue_irqs;
70 		}
71 	}
72 
73 	return 0;
74 
75 free_queue_irqs:
76 	while (vector) {
77 		vector--;
78 		free_irq(wx->msix_q_entries[vector].vector,
79 			 wx->q_vector[vector]);
80 	}
81 	wx_reset_interrupt_capability(wx);
82 	return err;
83 }
84 
85 static int txgbe_request_link_irq(struct txgbe *txgbe)
86 {
87 	txgbe->link_irq = irq_find_mapping(txgbe->misc.domain, TXGBE_IRQ_LINK);
88 	return request_threaded_irq(txgbe->link_irq, NULL,
89 				    txgbe_link_irq_handler,
90 				    IRQF_ONESHOT, "txgbe-link-irq", txgbe);
91 }
92 
93 static int txgbe_request_gpio_irq(struct txgbe *txgbe)
94 {
95 	txgbe->gpio_irq = irq_find_mapping(txgbe->misc.domain, TXGBE_IRQ_GPIO);
96 	return request_threaded_irq(txgbe->gpio_irq, NULL,
97 				    txgbe_gpio_irq_handler_aml,
98 				    IRQF_ONESHOT, "txgbe-gpio-irq", txgbe);
99 }
100 
101 static const struct irq_chip txgbe_irq_chip = {
102 	.name = "txgbe-misc-irq",
103 };
104 
105 static int txgbe_misc_irq_domain_map(struct irq_domain *d,
106 				     unsigned int irq,
107 				     irq_hw_number_t hwirq)
108 {
109 	struct txgbe *txgbe = d->host_data;
110 
111 	irq_set_chip_data(irq, txgbe);
112 	irq_set_chip(irq, &txgbe->misc.chip);
113 	irq_set_nested_thread(irq, true);
114 	irq_set_noprobe(irq);
115 
116 	return 0;
117 }
118 
119 static const struct irq_domain_ops txgbe_misc_irq_domain_ops = {
120 	.map = txgbe_misc_irq_domain_map,
121 };
122 
123 static irqreturn_t txgbe_misc_irq_handle(int irq, void *data)
124 {
125 	struct wx_q_vector *q_vector;
126 	struct txgbe *txgbe = data;
127 	struct wx *wx = txgbe->wx;
128 	u32 eicr;
129 
130 	if (wx->pdev->msix_enabled) {
131 		eicr = wx_misc_isb(wx, WX_ISB_MISC);
132 		txgbe->eicr = eicr;
133 		if (eicr & TXGBE_PX_MISC_IC_VF_MBOX) {
134 			wx_msg_task(txgbe->wx);
135 			wx_intr_enable(wx, TXGBE_INTR_MISC);
136 		}
137 		return IRQ_WAKE_THREAD;
138 	}
139 
140 	eicr = wx_misc_isb(wx, WX_ISB_VEC0);
141 	if (!eicr) {
142 		/* shared interrupt alert!
143 		 * the interrupt that we masked before the ICR read.
144 		 */
145 		if (netif_running(wx->netdev))
146 			txgbe_irq_enable(wx, true);
147 		return IRQ_NONE;        /* Not our interrupt */
148 	}
149 	wx->isb_mem[WX_ISB_VEC0] = 0;
150 	if (!(wx->pdev->msi_enabled))
151 		wr32(wx, WX_PX_INTA, 1);
152 
153 	/* would disable interrupts here but it is auto disabled */
154 	q_vector = wx->q_vector[0];
155 	napi_schedule_irqoff(&q_vector->napi);
156 
157 	txgbe->eicr = wx_misc_isb(wx, WX_ISB_MISC);
158 
159 	return IRQ_WAKE_THREAD;
160 }
161 
162 static irqreturn_t txgbe_misc_irq_thread_fn(int irq, void *data)
163 {
164 	struct txgbe *txgbe = data;
165 	struct wx *wx = txgbe->wx;
166 	unsigned int nhandled = 0;
167 	unsigned int sub_irq;
168 	u32 eicr;
169 
170 	eicr = txgbe->eicr;
171 	if (eicr & (TXGBE_PX_MISC_ETH_LK | TXGBE_PX_MISC_ETH_LKDN |
172 		    TXGBE_PX_MISC_ETH_AN)) {
173 		sub_irq = irq_find_mapping(txgbe->misc.domain, TXGBE_IRQ_LINK);
174 		handle_nested_irq(sub_irq);
175 		nhandled++;
176 	}
177 	if (eicr & TXGBE_PX_MISC_GPIO) {
178 		sub_irq = irq_find_mapping(txgbe->misc.domain, TXGBE_IRQ_GPIO);
179 		handle_nested_irq(sub_irq);
180 		nhandled++;
181 	}
182 	if (unlikely(eicr & TXGBE_PX_MISC_IC_TIMESYNC)) {
183 		wx_ptp_check_pps_event(wx);
184 		nhandled++;
185 	}
186 
187 	wx_intr_enable(wx, TXGBE_INTR_MISC);
188 	return (nhandled > 0 ? IRQ_HANDLED : IRQ_NONE);
189 }
190 
191 static void txgbe_del_irq_domain(struct txgbe *txgbe)
192 {
193 	int hwirq, virq;
194 
195 	for (hwirq = 0; hwirq < txgbe->misc.nirqs; hwirq++) {
196 		virq = irq_find_mapping(txgbe->misc.domain, hwirq);
197 		irq_dispose_mapping(virq);
198 	}
199 
200 	irq_domain_remove(txgbe->misc.domain);
201 }
202 
203 void txgbe_free_misc_irq(struct txgbe *txgbe)
204 {
205 	if (txgbe->wx->mac.type == wx_mac_aml40)
206 		return;
207 
208 	if (txgbe->wx->mac.type == wx_mac_aml)
209 		free_irq(txgbe->gpio_irq, txgbe);
210 
211 	free_irq(txgbe->link_irq, txgbe);
212 	free_irq(txgbe->misc.irq, txgbe);
213 	txgbe_del_irq_domain(txgbe);
214 }
215 
216 int txgbe_setup_misc_irq(struct txgbe *txgbe)
217 {
218 	unsigned long flags = IRQF_ONESHOT;
219 	struct wx *wx = txgbe->wx;
220 	int hwirq, err;
221 
222 	if (wx->mac.type == wx_mac_aml40)
223 		goto skip_sp_irq;
224 
225 	txgbe->misc.nirqs = TXGBE_IRQ_MAX;
226 	txgbe->misc.domain = irq_domain_create_simple(NULL, txgbe->misc.nirqs, 0,
227 						      &txgbe_misc_irq_domain_ops, txgbe);
228 	if (!txgbe->misc.domain)
229 		return -ENOMEM;
230 
231 	for (hwirq = 0; hwirq < txgbe->misc.nirqs; hwirq++)
232 		irq_create_mapping(txgbe->misc.domain, hwirq);
233 
234 	txgbe->misc.chip = txgbe_irq_chip;
235 	if (wx->pdev->msix_enabled) {
236 		txgbe->misc.irq = wx->msix_entry->vector;
237 	} else {
238 		txgbe->misc.irq = wx->pdev->irq;
239 		if (!wx->pdev->msi_enabled)
240 			flags |= IRQF_SHARED;
241 	}
242 
243 	err = request_threaded_irq(txgbe->misc.irq, txgbe_misc_irq_handle,
244 				   txgbe_misc_irq_thread_fn,
245 				   flags,
246 				   wx->netdev->name, txgbe);
247 	if (err)
248 		goto del_misc_irq;
249 
250 	err = txgbe_request_link_irq(txgbe);
251 	if (err)
252 		goto free_msic_irq;
253 
254 	if (wx->mac.type == wx_mac_sp)
255 		goto skip_sp_irq;
256 
257 	err = txgbe_request_gpio_irq(txgbe);
258 	if (err)
259 		goto free_link_irq;
260 
261 skip_sp_irq:
262 	wx->misc_irq_domain = true;
263 
264 	return 0;
265 
266 free_link_irq:
267 	free_irq(txgbe->link_irq, txgbe);
268 free_msic_irq:
269 	free_irq(txgbe->misc.irq, txgbe);
270 del_misc_irq:
271 	txgbe_del_irq_domain(txgbe);
272 
273 	return err;
274 }
275