1*f262c734SAndre Przywara# SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) 2*f262c734SAndre Przywara%YAML 1.2 3*f262c734SAndre Przywara--- 4*f262c734SAndre Przywara$id: http://devicetree.org/schemas/power/allwinner,sun50i-h6-prcm-ppu.yaml# 5*f262c734SAndre Przywara$schema: http://devicetree.org/meta-schemas/core.yaml# 6*f262c734SAndre Przywara 7*f262c734SAndre Przywaratitle: Allwinner SoCs PRCM power domain controller 8*f262c734SAndre Przywara 9*f262c734SAndre Przywaramaintainers: 10*f262c734SAndre Przywara - Andre Przywara <andre.przywara@arm.com> 11*f262c734SAndre Przywara 12*f262c734SAndre Przywaradescription: 13*f262c734SAndre Przywara The Allwinner Power Reset Clock Management (PRCM) unit contains bits to 14*f262c734SAndre Przywara control a few power domains. 15*f262c734SAndre Przywara 16*f262c734SAndre Przywaraproperties: 17*f262c734SAndre Przywara compatible: 18*f262c734SAndre Przywara enum: 19*f262c734SAndre Przywara - allwinner,sun50i-h6-prcm-ppu 20*f262c734SAndre Przywara - allwinner,sun50i-h616-prcm-ppu 21*f262c734SAndre Przywara - allwinner,sun55i-a523-prcm-ppu 22*f262c734SAndre Przywara 23*f262c734SAndre Przywara reg: 24*f262c734SAndre Przywara maxItems: 1 25*f262c734SAndre Przywara 26*f262c734SAndre Przywara '#power-domain-cells': 27*f262c734SAndre Przywara const: 1 28*f262c734SAndre Przywara 29*f262c734SAndre Przywararequired: 30*f262c734SAndre Przywara - compatible 31*f262c734SAndre Przywara - reg 32*f262c734SAndre Przywara - '#power-domain-cells' 33*f262c734SAndre Przywara 34*f262c734SAndre PrzywaraadditionalProperties: false 35*f262c734SAndre Przywara 36*f262c734SAndre Przywaraexamples: 37*f262c734SAndre Przywara - | 38*f262c734SAndre Przywara prcm_ppu: power-controller@7010210 { 39*f262c734SAndre Przywara compatible = "allwinner,sun50i-h616-prcm-ppu"; 40*f262c734SAndre Przywara reg = <0x7010210 0x10>; 41*f262c734SAndre Przywara #power-domain-cells = <1>; 42*f262c734SAndre Przywara }; 43