1*f65dd17dSAndre Przywara /* 2*f65dd17dSAndre Przywara * ARM Power State and Coordination Interface (PSCI) header 3*f65dd17dSAndre Przywara * 4*f65dd17dSAndre Przywara * This header holds common PSCI defines and macros shared 5*f65dd17dSAndre Przywara * by: ARM kernel, ARM64 kernel, KVM ARM/ARM64 and user space. 6*f65dd17dSAndre Przywara * 7*f65dd17dSAndre Przywara * Copyright (C) 2014 Linaro Ltd. 8*f65dd17dSAndre Przywara * Author: Anup Patel <anup.patel@linaro.org> 9*f65dd17dSAndre Przywara */ 10*f65dd17dSAndre Przywara 11*f65dd17dSAndre Przywara #ifndef _UAPI_LINUX_PSCI_H 12*f65dd17dSAndre Przywara #define _UAPI_LINUX_PSCI_H 13*f65dd17dSAndre Przywara 14*f65dd17dSAndre Przywara /* 15*f65dd17dSAndre Przywara * PSCI v0.1 interface 16*f65dd17dSAndre Przywara * 17*f65dd17dSAndre Przywara * The PSCI v0.1 function numbers are implementation defined. 18*f65dd17dSAndre Przywara * 19*f65dd17dSAndre Przywara * Only PSCI return values such as: SUCCESS, NOT_SUPPORTED, 20*f65dd17dSAndre Przywara * INVALID_PARAMS, and DENIED defined below are applicable 21*f65dd17dSAndre Przywara * to PSCI v0.1. 22*f65dd17dSAndre Przywara */ 23*f65dd17dSAndre Przywara 24*f65dd17dSAndre Przywara /* PSCI v0.2 interface */ 25*f65dd17dSAndre Przywara #define PSCI_0_2_FN_BASE 0x84000000 26*f65dd17dSAndre Przywara #define PSCI_0_2_FN(n) (PSCI_0_2_FN_BASE + (n)) 27*f65dd17dSAndre Przywara #define PSCI_0_2_64BIT 0x40000000 28*f65dd17dSAndre Przywara #define PSCI_0_2_FN64_BASE \ 29*f65dd17dSAndre Przywara (PSCI_0_2_FN_BASE + PSCI_0_2_64BIT) 30*f65dd17dSAndre Przywara #define PSCI_0_2_FN64(n) (PSCI_0_2_FN64_BASE + (n)) 31*f65dd17dSAndre Przywara 32*f65dd17dSAndre Przywara #define PSCI_0_2_FN_PSCI_VERSION PSCI_0_2_FN(0) 33*f65dd17dSAndre Przywara #define PSCI_0_2_FN_CPU_SUSPEND PSCI_0_2_FN(1) 34*f65dd17dSAndre Przywara #define PSCI_0_2_FN_CPU_OFF PSCI_0_2_FN(2) 35*f65dd17dSAndre Przywara #define PSCI_0_2_FN_CPU_ON PSCI_0_2_FN(3) 36*f65dd17dSAndre Przywara #define PSCI_0_2_FN_AFFINITY_INFO PSCI_0_2_FN(4) 37*f65dd17dSAndre Przywara #define PSCI_0_2_FN_MIGRATE PSCI_0_2_FN(5) 38*f65dd17dSAndre Przywara #define PSCI_0_2_FN_MIGRATE_INFO_TYPE PSCI_0_2_FN(6) 39*f65dd17dSAndre Przywara #define PSCI_0_2_FN_MIGRATE_INFO_UP_CPU PSCI_0_2_FN(7) 40*f65dd17dSAndre Przywara #define PSCI_0_2_FN_SYSTEM_OFF PSCI_0_2_FN(8) 41*f65dd17dSAndre Przywara #define PSCI_0_2_FN_SYSTEM_RESET PSCI_0_2_FN(9) 42*f65dd17dSAndre Przywara 43*f65dd17dSAndre Przywara #define PSCI_0_2_FN64_CPU_SUSPEND PSCI_0_2_FN64(1) 44*f65dd17dSAndre Przywara #define PSCI_0_2_FN64_CPU_ON PSCI_0_2_FN64(3) 45*f65dd17dSAndre Przywara #define PSCI_0_2_FN64_AFFINITY_INFO PSCI_0_2_FN64(4) 46*f65dd17dSAndre Przywara #define PSCI_0_2_FN64_MIGRATE PSCI_0_2_FN64(5) 47*f65dd17dSAndre Przywara #define PSCI_0_2_FN64_MIGRATE_INFO_UP_CPU PSCI_0_2_FN64(7) 48*f65dd17dSAndre Przywara 49*f65dd17dSAndre Przywara /* PSCI v0.2 power state encoding for CPU_SUSPEND function */ 50*f65dd17dSAndre Przywara #define PSCI_0_2_POWER_STATE_ID_MASK 0xffff 51*f65dd17dSAndre Przywara #define PSCI_0_2_POWER_STATE_ID_SHIFT 0 52*f65dd17dSAndre Przywara #define PSCI_0_2_POWER_STATE_TYPE_SHIFT 16 53*f65dd17dSAndre Przywara #define PSCI_0_2_POWER_STATE_TYPE_MASK \ 54*f65dd17dSAndre Przywara (0x1 << PSCI_0_2_POWER_STATE_TYPE_SHIFT) 55*f65dd17dSAndre Przywara #define PSCI_0_2_POWER_STATE_AFFL_SHIFT 24 56*f65dd17dSAndre Przywara #define PSCI_0_2_POWER_STATE_AFFL_MASK \ 57*f65dd17dSAndre Przywara (0x3 << PSCI_0_2_POWER_STATE_AFFL_SHIFT) 58*f65dd17dSAndre Przywara 59*f65dd17dSAndre Przywara /* PSCI v0.2 affinity level state returned by AFFINITY_INFO */ 60*f65dd17dSAndre Przywara #define PSCI_0_2_AFFINITY_LEVEL_ON 0 61*f65dd17dSAndre Przywara #define PSCI_0_2_AFFINITY_LEVEL_OFF 1 62*f65dd17dSAndre Przywara #define PSCI_0_2_AFFINITY_LEVEL_ON_PENDING 2 63*f65dd17dSAndre Przywara 64*f65dd17dSAndre Przywara /* PSCI v0.2 multicore support in Trusted OS returned by MIGRATE_INFO_TYPE */ 65*f65dd17dSAndre Przywara #define PSCI_0_2_TOS_UP_MIGRATE 0 66*f65dd17dSAndre Przywara #define PSCI_0_2_TOS_UP_NO_MIGRATE 1 67*f65dd17dSAndre Przywara #define PSCI_0_2_TOS_MP 2 68*f65dd17dSAndre Przywara 69*f65dd17dSAndre Przywara /* PSCI version decoding (independent of PSCI version) */ 70*f65dd17dSAndre Przywara #define PSCI_VERSION_MAJOR_SHIFT 16 71*f65dd17dSAndre Przywara #define PSCI_VERSION_MINOR_MASK \ 72*f65dd17dSAndre Przywara ((1U << PSCI_VERSION_MAJOR_SHIFT) - 1) 73*f65dd17dSAndre Przywara #define PSCI_VERSION_MAJOR_MASK ~PSCI_VERSION_MINOR_MASK 74*f65dd17dSAndre Przywara #define PSCI_VERSION_MAJOR(ver) \ 75*f65dd17dSAndre Przywara (((ver) & PSCI_VERSION_MAJOR_MASK) >> PSCI_VERSION_MAJOR_SHIFT) 76*f65dd17dSAndre Przywara #define PSCI_VERSION_MINOR(ver) \ 77*f65dd17dSAndre Przywara ((ver) & PSCI_VERSION_MINOR_MASK) 78*f65dd17dSAndre Przywara 79*f65dd17dSAndre Przywara /* PSCI return values (inclusive of all PSCI versions) */ 80*f65dd17dSAndre Przywara #define PSCI_RET_SUCCESS 0 81*f65dd17dSAndre Przywara #define PSCI_RET_NOT_SUPPORTED -1 82*f65dd17dSAndre Przywara #define PSCI_RET_INVALID_PARAMS -2 83*f65dd17dSAndre Przywara #define PSCI_RET_DENIED -3 84*f65dd17dSAndre Przywara #define PSCI_RET_ALREADY_ON -4 85*f65dd17dSAndre Przywara #define PSCI_RET_ON_PENDING -5 86*f65dd17dSAndre Przywara #define PSCI_RET_INTERNAL_FAILURE -6 87*f65dd17dSAndre Przywara #define PSCI_RET_NOT_PRESENT -7 88*f65dd17dSAndre Przywara #define PSCI_RET_DISABLED -8 89*f65dd17dSAndre Przywara 90*f65dd17dSAndre Przywara #endif /* _UAPI_LINUX_PSCI_H */ 91