Searched refs:MIPSInst_RS (Results 1 – 3 of 3) sorted by relevance
84 (s32)regs->regs[MIPSInst_RS(ir)] + in mipsr6_emul() 93 (s64)regs->regs[MIPSInst_RS(ir)] + in mipsr6_emul() 107 regs->regs[MIPSInst_RS(ir)] | in mipsr6_emul() 111 if (MIPSInst_RS(ir)) in mipsr6_emul() 120 if (MIPSInst_RS(ir)) in mipsr6_emul() 134 (s32)((u32)regs->regs[MIPSInst_RS(ir)] + in mipsr6_emul() 143 (s32)((u32)regs->regs[MIPSInst_RS(ir)] - in mipsr6_emul() 147 if (IS_ENABLED(CONFIG_32BIT) || MIPSInst_RS(ir)) in mipsr6_emul() 156 if (IS_ENABLED(CONFIG_32BIT) || MIPSInst_RS(ir)) in mipsr6_emul() 170 (u64)regs->regs[MIPSInst_RS(i in mipsr6_emul() [all...]
29 #define MIPSInst_RS(x) ((MIPSInst(x) & 0x03e00000) >> I_RS_SFT) macro
1050 dva = (u64 __user *) (xcp->regs[MIPSInst_RS(ir)] + in cop1Emulate() 1068 dva = (u64 __user *) (xcp->regs[MIPSInst_RS(ir)] + in cop1Emulate() 1085 wva = (u32 __user *) (xcp->regs[MIPSInst_RS(ir)] + in cop1Emulate() 1102 wva = (u32 __user *) (xcp->regs[MIPSInst_RS(ir)] + in cop1Emulate() 1119 switch (MIPSInst_RS(ir)) { in cop1Emulate() 1193 switch (MIPSInst_RS(ir)) { in cop1Emulate() 1349 if (!(MIPSInst_RS(ir) & 0x10)) in cop1Emulate() 1377 xcp->regs[MIPSInst_RS(ir)]; in cop1Emulate()