Searched refs:pcie_width_cap (Results 1 – 6 of 6) sorted by relevance
286 uint8_t pcie_width_cap);
2382 uint8_t pcie_width_cap) in smu_v13_0_update_pcie_parameters() argument 2399 if (pcie_table->pcie_lane[num_of_levels - 1] < pcie_width_cap) in smu_v13_0_update_pcie_parameters() 2400 pcie_width_cap = pcie_table->pcie_lane[num_of_levels - 1]; in smu_v13_0_update_pcie_parameters() 2405 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_update_pcie_parameters() 2420 pcie_table->pcie_lane[i] > pcie_width_cap) { in smu_v13_0_update_pcie_parameters() 2422 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_update_pcie_parameters()
2724 uint8_t pcie_width_cap) in smu_v13_0_7_update_pcie_parameters() argument 2762 if (pcie_table->pcie_lane[num_of_levels - 1] < pcie_width_cap) in smu_v13_0_7_update_pcie_parameters() 2763 pcie_width_cap = pcie_table->pcie_lane[num_of_levels - 1]; in smu_v13_0_7_update_pcie_parameters() 2768 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_7_update_pcie_parameters() 2783 pcie_table->pcie_lane[i] > pcie_width_cap) { in smu_v13_0_7_update_pcie_parameters() 2786 pcie_table->pcie_lane[i] = pcie_table->pcie_lane[i] > pcie_width_cap ? in smu_v13_0_7_update_pcie_parameters() 2787 pcie_width_cap : pcie_table->pcie_lane[i]; in smu_v13_0_7_update_pcie_parameters()
1462 uint8_t pcie_width_cap) in smu_v14_0_2_update_pcie_parameters() argument 1499 if (pcie_table->pcie_lane[num_of_levels - 1] < pcie_width_cap) in smu_v14_0_2_update_pcie_parameters() 1500 pcie_width_cap = pcie_table->pcie_lane[num_of_levels - 1]; in smu_v14_0_2_update_pcie_parameters() 1505 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v14_0_2_update_pcie_parameters() 1520 pcie_table->pcie_lane[i] > pcie_width_cap) { in smu_v14_0_2_update_pcie_parameters() 1523 pcie_table->pcie_lane[i] = pcie_table->pcie_lane[i] > pcie_width_cap ? in smu_v14_0_2_update_pcie_parameters() 1524 pcie_width_cap : pcie_table->pcie_lane[i]; in smu_v14_0_2_update_pcie_parameters()
2442 uint8_t pcie_width_cap) in navi10_update_pcie_parameters() argument 2458 pptable->PcieLaneCount[i] > pcie_width_cap) { in navi10_update_pcie_parameters() 2463 pptable->PcieLaneCount[i] > pcie_width_cap ? in navi10_update_pcie_parameters() 2464 pcie_width_cap : pptable->PcieLaneCount[i]; in navi10_update_pcie_parameters() 2467 smu_pcie_arg |= pcie_width_cap; in navi10_update_pcie_parameters()
2140 uint8_t pcie_width_cap) in sienna_cichlid_update_pcie_parameters() argument 2159 max_lane_width = min(pcie_width_cap, table_member2[1]); in sienna_cichlid_update_pcie_parameters() 2175 table_member1[i] > pcie_gen_cap || table_member2[i] > pcie_width_cap) { in sienna_cichlid_update_pcie_parameters()