Home
last modified time | relevance | path

Searched refs:PCIE_LC_CNTL (Results 1 – 9 of 9) sorted by relevance

/linux/drivers/gpu/drm/radeon/
H A Drv6xxd.h227 #define PCIE_LC_CNTL 0xa0 macro
H A Drv6xx_dpm.c104 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK; in rv6xx_enable_l0s()
106 WREG32_PCIE_PORT(PCIE_LC_CNTL, tmp); in rv6xx_enable_l0s()
113 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL); in rv6xx_enable_l1()
118 WREG32_PCIE_PORT(PCIE_LC_CNTL, tmp); in rv6xx_enable_l1()
125 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK; in rv6xx_enable_pll_sleep_in_l1()
127 WREG32_PCIE_PORT(PCIE_LC_CNTL, tmp); in rv6xx_enable_pll_sleep_in_l1()
H A Drv770_dpm.c97 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK; in rv770_enable_l0s()
99 WREG32_PCIE_PORT(PCIE_LC_CNTL, tmp); in rv770_enable_l0s()
106 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL); in rv770_enable_l1()
111 WREG32_PCIE_PORT(PCIE_LC_CNTL, tmp); in rv770_enable_l1()
118 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK; in rv770_enable_pll_sleep_in_l1()
120 WREG32_PCIE_PORT(PCIE_LC_CNTL, tmp); in rv770_enable_pll_sleep_in_l1()
H A Drv770d.h933 #define PCIE_LC_CNTL 0xa0 macro
H A Dsi.c7252 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in si_program_aspm()
7262 WREG32_PCIE_PORT(PCIE_LC_CNTL, data); in si_program_aspm()
7407 WREG32_PCIE_PORT(PCIE_LC_CNTL, data); in si_program_aspm()
7420 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in si_program_aspm()
7423 WREG32_PCIE_PORT(PCIE_LC_CNTL, data); in si_program_aspm()
H A Dsid.h1490 #define PCIE_LC_CNTL 0xa0 macro
H A Dcikd.h350 #define PCIE_LC_CNTL 0x100100A0 /* PCIE */ macro
H A Dcik.c9692 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in cik_program_aspm()
9702 WREG32_PCIE_PORT(PCIE_LC_CNTL, data); in cik_program_aspm()
9787 WREG32_PCIE_PORT(PCIE_LC_CNTL, data); in cik_program_aspm()
9800 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in cik_program_aspm()
9803 WREG32_PCIE_PORT(PCIE_LC_CNTL, data); in cik_program_aspm()
H A Devergreend.h1467 #define PCIE_LC_CNTL 0xa0 macro