40 #define CONFIG_BASE(dev) (VIRTIO_PCI_CONFIG_OFF((dev)->pdev->msix_enabled))
45     return qpci_io_readb(dev->pdev, dev->bar, CONFIG_BASE(dev) + off);  in qvirtio_pci_config_readb()
60     value = qpci_io_readw(dev->pdev, dev->bar, CONFIG_BASE(dev) + off);  in qvirtio_pci_config_readw()
72     value = qpci_io_readl(dev->pdev, dev->bar, CONFIG_BASE(dev) + off);  in qvirtio_pci_config_readl()
84     val = qpci_io_readq(dev->pdev, dev->bar, CONFIG_BASE(dev) + off);  in qvirtio_pci_config_readq()
95     return qpci_io_readl(dev->pdev, dev->bar, VIRTIO_PCI_HOST_FEATURES);  in qvirtio_pci_get_features()
101     qpci_io_writel(dev->pdev, dev->bar, VIRTIO_PCI_GUEST_FEATURES, features);  in qvirtio_pci_set_features()
107     return qpci_io_readl(dev->pdev, dev->bar, VIRTIO_PCI_GUEST_FEATURES);  in qvirtio_pci_get_guest_features()
113     return qpci_io_readb(dev->pdev, dev->bar, VIRTIO_PCI_STATUS);  in qvirtio_pci_get_status()
119     qpci_io_writeb(dev->pdev, dev->bar, VIRTIO_PCI_STATUS, status);  in qvirtio_pci_set_status()
128     if (dev->pdev->msix_enabled) {  in qvirtio_pci_get_queue_isr_status()
130         if (qpci_msix_masked(dev->pdev, vqpci->msix_entry)) {  in qvirtio_pci_get_queue_isr_status()
132             return qpci_msix_pending(dev->pdev, vqpci->msix_entry);  in qvirtio_pci_get_queue_isr_status()
134             data = qtest_readl(dev->pdev->bus->qts, vqpci->msix_addr);  in qvirtio_pci_get_queue_isr_status()
136                 qtest_writel(dev->pdev->bus->qts, vqpci->msix_addr, 0);  in qvirtio_pci_get_queue_isr_status()
143         return qpci_io_readb(dev->pdev, dev->bar, VIRTIO_PCI_ISR) & 1;  in qvirtio_pci_get_queue_isr_status()
152     if (dev->pdev->msix_enabled) {  in qvirtio_pci_get_config_isr_status()
154         if (qpci_msix_masked(dev->pdev, dev->config_msix_entry)) {  in qvirtio_pci_get_config_isr_status()
156             return qpci_msix_pending(dev->pdev, dev->config_msix_entry);  in qvirtio_pci_get_config_isr_status()
158             data = qtest_readl(dev->pdev->bus->qts, dev->config_msix_addr);  in qvirtio_pci_get_config_isr_status()
160                 qtest_writel(dev->pdev->bus->qts, dev->config_msix_addr, 0);  in qvirtio_pci_get_config_isr_status()
167         return qpci_io_readb(dev->pdev, dev->bar, VIRTIO_PCI_ISR) & 2;  in qvirtio_pci_get_config_isr_status()
184     qpci_io_writeb(dev->pdev, dev->bar, VIRTIO_PCI_QUEUE_SEL, index);  in qvirtio_pci_queue_select()
190     return qpci_io_readw(dev->pdev, dev->bar, VIRTIO_PCI_QUEUE_NUM);  in qvirtio_pci_get_queue_size()
198     qpci_io_writel(dev->pdev, dev->bar, VIRTIO_PCI_QUEUE_PFN, pfn);  in qvirtio_pci_set_queue_address()
235     qvring_init(qvpcidev->pdev->bus->qts, alloc, &vqpci->vq, addr);  in qvirtio_pci_virtqueue_setup_common()
253     qpci_io_writew(dev->pdev, dev->bar, VIRTIO_PCI_QUEUE_NOTIFY, vq->index);  in qvirtio_pci_virtqueue_kick()
280     qpci_io_writew(d->pdev, d->bar, VIRTIO_MSI_CONFIG_VECTOR, entry);  in qvirtio_pci_set_config_vector()
281     vector = qpci_io_readw(d->pdev, d->bar, VIRTIO_MSI_CONFIG_VECTOR);  in qvirtio_pci_set_config_vector()
291     qpci_io_writew(d->pdev, d->bar, VIRTIO_MSI_QUEUE_VECTOR, entry);  in qvirtio_pci_set_queue_vector()
292     vector = qpci_io_readw(d->pdev, d->bar, VIRTIO_MSI_QUEUE_VECTOR);  in qvirtio_pci_set_queue_vector()
303     qpci_device_enable(d->pdev);  in qvirtio_pci_device_enable()
304     d->bar = qpci_iomap(d->pdev, d->bar_idx, NULL);  in qvirtio_pci_device_enable()
309     qpci_iounmap(d->pdev, d->bar);  in qvirtio_pci_device_disable()
318     g_assert(d->pdev->msix_enabled);  in qvirtqueue_pci_msix_setup()
319     off = d->pdev->msix_table_off + (entry * 16);  in qvirtqueue_pci_msix_setup()
322     g_assert_cmpint(entry, <, qpci_msix_table_size(d->pdev));  in qvirtqueue_pci_msix_setup()
326     qpci_io_writel(d->pdev, d->pdev->msix_table_bar,  in qvirtqueue_pci_msix_setup()
328     qpci_io_writel(d->pdev, d->pdev->msix_table_bar,  in qvirtqueue_pci_msix_setup()
331     qpci_io_writel(d->pdev, d->pdev->msix_table_bar,  in qvirtqueue_pci_msix_setup()
334     control = qpci_io_readl(d->pdev, d->pdev->msix_table_bar,  in qvirtqueue_pci_msix_setup()
336     qpci_io_writel(d->pdev, d->pdev->msix_table_bar,  in qvirtqueue_pci_msix_setup()
349     g_assert(d->pdev->msix_enabled);  in qvirtio_pci_set_msix_configuration_vector()
350     off = d->pdev->msix_table_off + (entry * 16);  in qvirtio_pci_set_msix_configuration_vector()
353     g_assert_cmpint(entry, <, qpci_msix_table_size(d->pdev));  in qvirtio_pci_set_msix_configuration_vector()
359     qpci_io_writel(d->pdev, d->pdev->msix_table_bar,  in qvirtio_pci_set_msix_configuration_vector()
361     qpci_io_writel(d->pdev, d->pdev->msix_table_bar,  in qvirtio_pci_set_msix_configuration_vector()
364     qpci_io_writel(d->pdev, d->pdev->msix_table_bar,  in qvirtio_pci_set_msix_configuration_vector()
367     control = qpci_io_readl(d->pdev, d->pdev->msix_table_bar,  in qvirtio_pci_set_msix_configuration_vector()
369     qpci_io_writel(d->pdev, d->pdev->msix_table_bar,  in qvirtio_pci_set_msix_configuration_vector()
380     g_free(dev->pdev);  in qvirtio_pci_destructor()
392     dev->vdev.device_type = qpci_config_readw(dev->pdev, PCI_SUBSYSTEM_ID);  in qvirtio_pci_init_legacy()
396     dev->vdev.big_endian = qtest_big_endian(dev->pdev->bus->qts);  in qvirtio_pci_init_legacy()
401     dev->pdev = pci_dev;  in qvirtio_pci_init_from_pcidev()