Lines Matching +full:- +full:- +full:-
30 # VFP registers have an odd encoding with a four-bit field
31 # and a one-bit field which are assembled in different orders
36 # support D16-D31" (which should UNDEF).
57 # VMOV scalar to general-purpose register; note that this does
59 VMOV_to_gp ---- 1110 u:1 1. 1 .... rt:4 1011 ... 1 0000 \
61 VMOV_to_gp ---- 1110 u:1 0. 1 .... rt:4 1011 ..1 1 0000 \
63 VMOV_to_gp ---- 1110 0 0 index:1 1 .... rt:4 1011 .00 1 0000 \
66 VMOV_from_gp ---- 1110 0 1. 0 .... rt:4 1011 ... 1 0000 \
68 VMOV_from_gp ---- 1110 0 0. 0 .... rt:4 1011 ..1 1 0000 \
70 VMOV_from_gp ---- 1110 0 0 index:1 0 .... rt:4 1011 .00 1 0000 \
73 VDUP ---- 1110 1 b:1 q:1 0 .... rt:4 1011 . 0 e:1 1 0000 \
76 VMSR_VMRS ---- 1110 111 l:1 reg:4 rt:4 1010 0001 0000
77 VMOV_half ---- 1110 000 l:1 .... rt:4 1001 . 001 0000 vn=%vn_sp
78 VMOV_single ---- 1110 000 l:1 .... rt:4 1010 . 001 0000 vn=%vn_sp
80 VMOV_64_sp ---- 1100 010 op:1 rt2:4 rt:4 1010 00.1 .... vm=%vm_sp
81 VMOV_64_dp ---- 1100 010 op:1 rt2:4 rt:4 1011 00.1 .... vm=%vm_dp
83 VLDR_VSTR_hp ---- 1101 u:1 .0 l:1 rn:4 .... 1001 imm:8 vd=%vd_sp
84 VLDR_VSTR_sp ---- 1101 u:1 .0 l:1 rn:4 .... 1010 imm:8 vd=%vd_sp
85 VLDR_VSTR_dp ---- 1101 u:1 .0 l:1 rn:4 .... 1011 imm:8 vd=%vd_dp
88 # overlap with other insns in the "Advanced SIMD load/store and 64-bit move"
90 # P=0 U=0 W=0 is 64-bit VMOV
95 VLDM_VSTM_sp ---- 1100 1 . w:1 l:1 rn:4 .... 1010 imm:8 \
97 VLDM_VSTM_dp ---- 1100 1 . w:1 l:1 rn:4 .... 1011 imm:8 \
100 VLDM_VSTM_sp ---- 1101 0.1 l:1 rn:4 .... 1010 imm:8 \
102 VLDM_VSTM_dp ---- 1101 0.1 l:1 rn:4 .... 1011 imm:8 \
105 # 3-register VFP data-processing; bits [23,21:20,6] identify the operation.
106 VMLA_hp ---- 1110 0.00 .... .... 1001 .0.0 .... @vfp_dnm_s
107 VMLA_sp ---- 1110 0.00 .... .... 1010 .0.0 .... @vfp_dnm_s
108 VMLA_dp ---- 1110 0.00 .... .... 1011 .0.0 .... @vfp_dnm_d
110 VMLS_hp ---- 1110 0.00 .... .... 1001 .1.0 .... @vfp_dnm_s
111 VMLS_sp ---- 1110 0.00 .... .... 1010 .1.0 .... @vfp_dnm_s
112 VMLS_dp ---- 1110 0.00 .... .... 1011 .1.0 .... @vfp_dnm_d
114 VNMLS_hp ---- 1110 0.01 .... .... 1001 .0.0 .... @vfp_dnm_s
115 VNMLS_sp ---- 1110 0.01 .... .... 1010 .0.0 .... @vfp_dnm_s
116 VNMLS_dp ---- 1110 0.01 .... .... 1011 .0.0 .... @vfp_dnm_d
118 VNMLA_hp ---- 1110 0.01 .... .... 1001 .1.0 .... @vfp_dnm_s
119 VNMLA_sp ---- 1110 0.01 .... .... 1010 .1.0 .... @vfp_dnm_s
120 VNMLA_dp ---- 1110 0.01 .... .... 1011 .1.0 .... @vfp_dnm_d
122 VMUL_hp ---- 1110 0.10 .... .... 1001 .0.0 .... @vfp_dnm_s
123 VMUL_sp ---- 1110 0.10 .... .... 1010 .0.0 .... @vfp_dnm_s
124 VMUL_dp ---- 1110 0.10 .... .... 1011 .0.0 .... @vfp_dnm_d
126 VNMUL_hp ---- 1110 0.10 .... .... 1001 .1.0 .... @vfp_dnm_s
127 VNMUL_sp ---- 1110 0.10 .... .... 1010 .1.0 .... @vfp_dnm_s
128 VNMUL_dp ---- 1110 0.10 .... .... 1011 .1.0 .... @vfp_dnm_d
130 VADD_hp ---- 1110 0.11 .... .... 1001 .0.0 .... @vfp_dnm_s
131 VADD_sp ---- 1110 0.11 .... .... 1010 .0.0 .... @vfp_dnm_s
132 VADD_dp ---- 1110 0.11 .... .... 1011 .0.0 .... @vfp_dnm_d
134 VSUB_hp ---- 1110 0.11 .... .... 1001 .1.0 .... @vfp_dnm_s
135 VSUB_sp ---- 1110 0.11 .... .... 1010 .1.0 .... @vfp_dnm_s
136 VSUB_dp ---- 1110 0.11 .... .... 1011 .1.0 .... @vfp_dnm_d
138 VDIV_hp ---- 1110 1.00 .... .... 1001 .0.0 .... @vfp_dnm_s
139 VDIV_sp ---- 1110 1.00 .... .... 1010 .0.0 .... @vfp_dnm_s
140 VDIV_dp ---- 1110 1.00 .... .... 1011 .0.0 .... @vfp_dnm_d
142 VFMA_hp ---- 1110 1.10 .... .... 1001 .0. 0 .... @vfp_dnm_s
143 VFMS_hp ---- 1110 1.10 .... .... 1001 .1. 0 .... @vfp_dnm_s
144 VFNMS_hp ---- 1110 1.01 .... .... 1001 .0. 0 .... @vfp_dnm_s
145 VFNMA_hp ---- 1110 1.01 .... .... 1001 .1. 0 .... @vfp_dnm_s
147 VFMA_sp ---- 1110 1.10 .... .... 1010 .0. 0 .... @vfp_dnm_s
148 VFMS_sp ---- 1110 1.10 .... .... 1010 .1. 0 .... @vfp_dnm_s
149 VFNMS_sp ---- 1110 1.01 .... .... 1010 .0. 0 .... @vfp_dnm_s
150 VFNMA_sp ---- 1110 1.01 .... .... 1010 .1. 0 .... @vfp_dnm_s
152 VFMA_dp ---- 1110 1.10 .... .... 1011 .0.0 .... @vfp_dnm_d
153 VFMS_dp ---- 1110 1.10 .... .... 1011 .1.0 .... @vfp_dnm_d
154 VFNMS_dp ---- 1110 1.01 .... .... 1011 .0.0 .... @vfp_dnm_d
155 VFNMA_dp ---- 1110 1.01 .... .... 1011 .1.0 .... @vfp_dnm_d
157 VMOV_imm_hp ---- 1110 1.11 .... .... 1001 0000 .... \
159 VMOV_imm_sp ---- 1110 1.11 .... .... 1010 0000 .... \
161 VMOV_imm_dp ---- 1110 1.11 .... .... 1011 0000 .... \
164 VMOV_reg_sp ---- 1110 1.11 0000 .... 1010 01.0 .... @vfp_dm_ss
165 VMOV_reg_dp ---- 1110 1.11 0000 .... 1011 01.0 .... @vfp_dm_dd
167 VABS_hp ---- 1110 1.11 0000 .... 1001 11.0 .... @vfp_dm_ss
168 VABS_sp ---- 1110 1.11 0000 .... 1010 11.0 .... @vfp_dm_ss
169 VABS_dp ---- 1110 1.11 0000 .... 1011 11.0 .... @vfp_dm_dd
171 VNEG_hp ---- 1110 1.11 0001 .... 1001 01.0 .... @vfp_dm_ss
172 VNEG_sp ---- 1110 1.11 0001 .... 1010 01.0 .... @vfp_dm_ss
173 VNEG_dp ---- 1110 1.11 0001 .... 1011 01.0 .... @vfp_dm_dd
175 VSQRT_hp ---- 1110 1.11 0001 .... 1001 11.0 .... @vfp_dm_ss
176 VSQRT_sp ---- 1110 1.11 0001 .... 1010 11.0 .... @vfp_dm_ss
177 VSQRT_dp ---- 1110 1.11 0001 .... 1011 11.0 .... @vfp_dm_dd
179 VCMP_hp ---- 1110 1.11 010 z:1 .... 1001 e:1 1.0 .... \
181 VCMP_sp ---- 1110 1.11 010 z:1 .... 1010 e:1 1.0 .... \
183 VCMP_dp ---- 1110 1.11 010 z:1 .... 1011 e:1 1.0 .... \
187 VCVT_f32_f16 ---- 1110 1.11 0010 .... 1010 t:1 1.0 .... \
189 VCVT_f64_f16 ---- 1110 1.11 0010 .... 1011 t:1 1.0 .... \
194 VCVT_b16_f32 ---- 1110 1.11 0011 .... 1001 t:1 1.0 .... \
196 VCVT_f16_f32 ---- 1110 1.11 0011 .... 1010 t:1 1.0 .... \
198 VCVT_f16_f64 ---- 1110 1.11 0011 .... 1011 t:1 1.0 .... \
201 VRINTR_hp ---- 1110 1.11 0110 .... 1001 01.0 .... @vfp_dm_ss
202 VRINTR_sp ---- 1110 1.11 0110 .... 1010 01.0 .... @vfp_dm_ss
203 VRINTR_dp ---- 1110 1.11 0110 .... 1011 01.0 .... @vfp_dm_dd
205 VRINTZ_hp ---- 1110 1.11 0110 .... 1001 11.0 .... @vfp_dm_ss
206 VRINTZ_sp ---- 1110 1.11 0110 .... 1010 11.0 .... @vfp_dm_ss
207 VRINTZ_dp ---- 1110 1.11 0110 .... 1011 11.0 .... @vfp_dm_dd
209 VRINTX_hp ---- 1110 1.11 0111 .... 1001 01.0 .... @vfp_dm_ss
210 VRINTX_sp ---- 1110 1.11 0111 .... 1010 01.0 .... @vfp_dm_ss
211 VRINTX_dp ---- 1110 1.11 0111 .... 1011 01.0 .... @vfp_dm_dd
215 VCVT_sp ---- 1110 1.11 0111 .... 1010 11.0 .... @vfp_dm_ds
216 VCVT_dp ---- 1110 1.11 0111 .... 1011 11.0 .... @vfp_dm_sd
219 VCVT_int_hp ---- 1110 1.11 1000 .... 1001 s:1 1.0 .... \
221 VCVT_int_sp ---- 1110 1.11 1000 .... 1010 s:1 1.0 .... \
223 VCVT_int_dp ---- 1110 1.11 1000 .... 1011 s:1 1.0 .... \
227 VJCVT ---- 1110 1.11 1001 .... 1011 11.0 .... @vfp_dm_sd
229 # VCVT between floating-point and fixed-point. The immediate value
230 # is in the same format as a Vm single-precision register number.
234 VCVT_fix_hp ---- 1110 1.11 1.1. .... 1001 .1.0 .... \
236 VCVT_fix_sp ---- 1110 1.11 1.1. .... 1010 .1.0 .... \
238 VCVT_fix_dp ---- 1110 1.11 1.1. .... 1011 .1.0 .... \
242 VCVT_hp_int ---- 1110 1.11 110 s:1 .... 1001 rz:1 1.0 .... \
244 VCVT_sp_int ---- 1110 1.11 110 s:1 .... 1010 rz:1 1.0 .... \
246 VCVT_dp_int ---- 1110 1.11 110 s:1 .... 1011 rz:1 1.0 .... \