arm/tcg/m_helper.c

28                          uint32_t reg, uint32_t val)
40         xpsr_write(env, val, apsrmask);
74 void HELPER(v7m_msr)(CPUARMState *env, uint32_t maskreg, uint32_t val)
81         v7m_msr_xpsr(env, mask, reg, val);
2559 void HELPER(v7m_msr)(CPUARMState *env, uint32_t maskreg, uint32_t val)
2587             env->v7m.other_ss_msp = val & ~3;
2593             env->v7m.other_ss_psp = val & ~3;
2599             env->v7m.msplim[M_REG_NS] = val & ~7;
2605             env->v7m.psplim[M_REG_NS] = val & ~7;
2611             env->v7m.primask[M_REG_NS] = val & 1;
2620             env->v7m.basepri[M_REG_NS] = val & 0xff;
2629             env->v7m.faultmask[M_REG_NS] = val & 1;
2636                                                  val & R_V7M_CONTROL_SPSEL_MASK,
2640                 env->v7m.control[M_REG_NS] |= val & R_V7M_CONTROL_NPRIV_MASK;
2649                 env->v7m.control[M_REG_S] |= val & R_V7M_CONTROL_FPCA_MASK;
2668             val &= ~0x3;
2670             if (val < limit) {
2675                 env->v7m.other_ss_psp = val;
2677                 env->v7m.other_ss_msp = val;
2688         v7m_msr_xpsr(env, mask, reg, val);
2692             env->v7m.other_sp = val & ~3;
2694             env->regs[13] = val & ~3;
2699             env->regs[13] = val & ~3;
2701             env->v7m.other_sp = val & ~3;
2708         env->v7m.msplim[env->v7m.secure] = val & ~7;
2714         env->v7m.psplim[env->v7m.secure] = val & ~7;
2717         env->v7m.primask[env->v7m.secure] = val & 1;
2723         env->v7m.basepri[env->v7m.secure] = val & 0xff;
2729         val &= 0xff;
2730         if (val != 0 && (val < env->v7m.basepri[env->v7m.secure]
2732             env->v7m.basepri[env->v7m.secure] = val;
2739         env->v7m.faultmask[env->v7m.secure] = val & 1;
2754             write_v7m_control_spsel(env, (val & R_V7M_CONTROL_SPSEL_MASK) != 0);
2758             env->v7m.control[env->v7m.secure] |= val & R_V7M_CONTROL_NPRIV_MASK;
2768                 env->v7m.control[M_REG_S] |= val & R_V7M_CONTROL_SFPA_MASK;
2774                 env->v7m.control[M_REG_S] |= val & R_V7M_CONTROL_FPCA_MASK;