Lines Matching refs:DCR

43 #define DCR       0x10           /* Control Reg */
251 	dcr = readl(imxdi->ioaddr + DCR);
290 	di_write_busy_wait(imxdi, DCR_TDCSL, DCR);
299 	 * - the TCHL or TCSL bit is set in DCR
301 	dcr = readl(imxdi->ioaddr + DCR);
319 	 *   - its TCE (DCR) is cleared
329 	di_write_busy_wait(imxdi, dcr | DCR_TCE, DCR);
348 		dcr = __raw_readl(imxdi->ioaddr + DCR);
561 	dcr = readl(imxdi->ioaddr + DCR);
586 	return di_write_wait(imxdi, readl(imxdi->ioaddr + DCR) | DCR_TCE, DCR);