Lines Matching refs:apb_base
60 void __iomem *apb_base;
96 val = readl(pcie->apb_base + PCIE_REGS_PCIE_APP_CNTRL);
101 writel(val, pcie->apb_base + PCIE_REGS_PCIE_APP_CNTRL);
109 val = readl(pcie->apb_base + PCIE_REGS_PCIE_SII_PM_STATE);
125 ret = readl_poll_timeout(pcie->apb_base + PCIE_REGS_PCIE_PHY_STAT,
216 writel(val, pcie->apb_base + PCIE_REGS_LJPLL_CNTRL_2);
220 writel(val, pcie->apb_base + PCIE_REGS_LJPLL_CNTRL_3);
223 writel(val, pcie->apb_base + PCIE_REGS_LJPLL_CNTRL_0);
225 ret = readl_poll_timeout(pcie->apb_base + PCIE_REGS_LJPLL_STA,
253 val = readl(pcie->apb_base + PCIE_REGS_INTERRUPT_STATUS);
254 mask = readl(pcie->apb_base + PCIE_REGS_INTERRUPT_ENABLE);
260 writel(status, pcie->apb_base + PCIE_REGS_INTERRUPT_STATUS);
288 writel(EDMA_INT_EN, pcie->apb_base + PCIE_REGS_INTERRUPT_ENABLE);
363 val = readl(pcie->apb_base + PCIE_REGS_PCIE_PHY_CNTL);
365 writel(val, pcie->apb_base + PCIE_REGS_PCIE_PHY_CNTL);
367 writel(PCIE_DEVICE_TYPE, pcie->apb_base + PCIE_REGS_PCIE_CFG);
373 val = readl(pcie->apb_base + PCIE_REGS_PCIE_CFG);
374 writel(val | PCIE_RSTN, pcie->apb_base + PCIE_REGS_PCIE_CFG);
384 val = readl(pcie->apb_base + PCIE_REGS_INTERRUPT_ENABLE);
387 writel(val, pcie->apb_base + PCIE_REGS_INTERRUPT_ENABLE);
417 pcie->apb_base = devm_platform_ioremap_resource_byname(pdev, "apb");
418 if (IS_ERR(pcie->apb_base))
419 return PTR_ERR(pcie->apb_base);