Lines Matching refs:ir
849 mips_instruction ir)
854 switch (MIPSInst_RD(ir)) {
858 (void *)xcp->cp0_epc, MIPSInst_RT(ir), value);
868 (void *)xcp->cp0_epc, MIPSInst_RT(ir), value);
876 (void *)xcp->cp0_epc, MIPSInst_RT(ir), value);
887 (void *)xcp->cp0_epc, MIPSInst_RT(ir), value);
898 if (MIPSInst_RT(ir))
899 xcp->regs[MIPSInst_RT(ir)] = value;
906 mips_instruction ir)
912 if (MIPSInst_RT(ir) == 0)
915 value = xcp->regs[MIPSInst_RT(ir)];
917 switch (MIPSInst_RD(ir)) {
920 (void *)xcp->cp0_epc, MIPSInst_RT(ir), value);
931 (void *)xcp->cp0_epc, MIPSInst_RT(ir), value);
942 (void *)xcp->cp0_epc, MIPSInst_RT(ir), value);
951 (void *)xcp->cp0_epc, MIPSInst_RT(ir), value);
976 mips_instruction ir;
1016 ir = dec_insn.next_insn; /* process delay slot instr */
1019 ir = dec_insn.insn; /* process current instr */
1040 (microMIPS32_to_MIPS32((union mips_instruction *)&ir)
1048 switch (MIPSInst_OPCODE(ir)) {
1050 dva = (u64 __user *) (xcp->regs[MIPSInst_RS(ir)] +
1051 MIPSInst_SIMM(ir));
1064 DITOREG(dval, MIPSInst_RT(ir));
1068 dva = (u64 __user *) (xcp->regs[MIPSInst_RS(ir)] +
1069 MIPSInst_SIMM(ir));
1071 DIFROMREG(dval, MIPSInst_RT(ir));
1085 wva = (u32 __user *) (xcp->regs[MIPSInst_RS(ir)] +
1086 MIPSInst_SIMM(ir));
1098 SITOREG(wval, MIPSInst_RT(ir));
1102 wva = (u32 __user *) (xcp->regs[MIPSInst_RS(ir)] +
1103 MIPSInst_SIMM(ir));
1105 SIFROMREG(wval, MIPSInst_RT(ir));
1119 switch (MIPSInst_RS(ir)) {
1125 if (MIPSInst_RT(ir) != 0) {
1126 DIFROMREG(xcp->regs[MIPSInst_RT(ir)],
1127 MIPSInst_RD(ir));
1136 DITOREG(xcp->regs[MIPSInst_RT(ir)], MIPSInst_RD(ir));
1144 if (MIPSInst_RT(ir) != 0) {
1145 SIFROMHREG(xcp->regs[MIPSInst_RT(ir)],
1146 MIPSInst_RD(ir));
1155 SITOHREG(xcp->regs[MIPSInst_RT(ir)], MIPSInst_RD(ir));
1160 if (MIPSInst_RT(ir) != 0) {
1161 SIFROMREG(xcp->regs[MIPSInst_RT(ir)],
1162 MIPSInst_RD(ir));
1168 SITOREG(xcp->regs[MIPSInst_RT(ir)], MIPSInst_RD(ir));
1173 cop1_cfc(xcp, ctx, ir);
1178 cop1_ctc(xcp, ctx, ir);
1191 fpr = ¤t->thread.fpu.fpr[MIPSInst_RT(ir)];
1193 switch (MIPSInst_RS(ir)) {
1210 cbit = fpucondbit[MIPSInst_RT(ir) >> 2];
1216 switch (MIPSInst_RT(ir) & 3) {
1248 contpc = MIPSInst_SIMM(ir);
1249 ir = dec_insn.next_insn;
1255 (microMIPS32_to_MIPS32((union mips_instruction *)&ir) == SIGILL)) {
1265 ir = (ir & (~0xffff)) | MM_NOP16;
1271 sig = mips_dsemul(xcp, ir,
1286 switch (MIPSInst_OPCODE(ir)) {
1309 switch (MIPSInst_FUNC(ir)) {
1327 sig = mips_dsemul(xcp, ir, bcpc, contpc);
1349 if (!(MIPSInst_RS(ir) & 0x10))
1353 sig = fpu_emu(xcp, ctx, ir);
1363 sig = fpux_emu(xcp, ctx, ir, fault_addr);
1372 if (MIPSInst_FUNC(ir) != movc_op)
1374 cond = fpucondbit[MIPSInst_RT(ir) >> 2];
1375 if (((ctx->fcr31 & cond) != 0) == ((MIPSInst_RT(ir) & 1) != 0))
1376 xcp->regs[MIPSInst_RD(ir)] =
1377 xcp->regs[MIPSInst_RS(ir)];
1464 mips_instruction ir, void __user **fault_addr)
1470 switch (MIPSInst_FMA_FFMT(ir)) {
1478 switch (MIPSInst_FUNC(ir)) {
1480 va = (void __user *) (xcp->regs[MIPSInst_FR(ir)] +
1481 xcp->regs[MIPSInst_FT(ir)]);
1494 SITOREG(val, MIPSInst_FD(ir));
1498 va = (void __user *) (xcp->regs[MIPSInst_FR(ir)] +
1499 xcp->regs[MIPSInst_FT(ir)]);
1503 SIFROMREG(val, MIPSInst_FS(ir));
1542 SPFROMREG(fr, MIPSInst_FR(ir));
1543 SPFROMREG(fs, MIPSInst_FS(ir));
1544 SPFROMREG(ft, MIPSInst_FT(ir));
1546 SPTOREG(fd, MIPSInst_FD(ir));
1587 switch (MIPSInst_FUNC(ir)) {
1589 va = (void __user *) (xcp->regs[MIPSInst_FR(ir)] +
1590 xcp->regs[MIPSInst_FT(ir)]);
1603 DITOREG(val, MIPSInst_FD(ir));
1607 va = (void __user *) (xcp->regs[MIPSInst_FR(ir)] +
1608 xcp->regs[MIPSInst_FT(ir)]);
1611 DIFROMREG(val, MIPSInst_FS(ir));
1650 DPFROMREG(fr, MIPSInst_FR(ir));
1651 DPFROMREG(fs, MIPSInst_FS(ir));
1652 DPFROMREG(ft, MIPSInst_FT(ir));
1654 DPTOREG(fd, MIPSInst_FD(ir));
1664 if (MIPSInst_FUNC(ir) != pfetch_op)
1683 mips_instruction ir)
1699 switch (rfmt = (MIPSInst_FFMT(ir) & 0xf)) {
1707 switch (MIPSInst_FUNC(ir)) {
1760 cond = fpucondbit[MIPSInst_FT(ir) >> 2];
1762 ((MIPSInst_FT(ir) & 1) != 0))
1764 SPFROMREG(rv.s, MIPSInst_FS(ir));
1771 if (xcp->regs[MIPSInst_FT(ir)] != 0)
1773 SPFROMREG(rv.s, MIPSInst_FS(ir));
1780 if (xcp->regs[MIPSInst_FT(ir)] == 0)
1782 SPFROMREG(rv.s, MIPSInst_FS(ir));
1790 SPFROMREG(rv.s, MIPSInst_FT(ir));
1794 SPFROMREG(rv.s, MIPSInst_FS(ir));
1802 SPFROMREG(rv.s, MIPSInst_FT(ir));
1804 SPFROMREG(rv.s, MIPSInst_FS(ir));
1816 SPFROMREG(ft, MIPSInst_FT(ir));
1817 SPFROMREG(fs, MIPSInst_FS(ir));
1818 SPFROMREG(fd, MIPSInst_FD(ir));
1830 SPFROMREG(ft, MIPSInst_FT(ir));
1831 SPFROMREG(fs, MIPSInst_FS(ir));
1832 SPFROMREG(fd, MIPSInst_FD(ir));
1844 SPFROMREG(fs, MIPSInst_FS(ir));
1856 SPFROMREG(fs, MIPSInst_FS(ir));
1869 SPFROMREG(ft, MIPSInst_FT(ir));
1870 SPFROMREG(fs, MIPSInst_FS(ir));
1882 SPFROMREG(ft, MIPSInst_FT(ir));
1883 SPFROMREG(fs, MIPSInst_FS(ir));
1895 SPFROMREG(ft, MIPSInst_FT(ir));
1896 SPFROMREG(fs, MIPSInst_FS(ir));
1908 SPFROMREG(ft, MIPSInst_FT(ir));
1909 SPFROMREG(fs, MIPSInst_FS(ir));
1927 SPFROMREG(rv.s, MIPSInst_FS(ir));
1932 SPFROMREG(fs, MIPSInst_FS(ir));
1933 SPFROMREG(ft, MIPSInst_FT(ir));
1938 SPFROMREG(fs, MIPSInst_FS(ir));
1970 SPFROMREG(fs, MIPSInst_FS(ir));
1977 SPFROMREG(fs, MIPSInst_FS(ir));
1989 if (MIPSInst_FUNC(ir) == fceil_op)
1991 if (MIPSInst_FUNC(ir) == ffloor_op)
1993 if (MIPSInst_FUNC(ir) == fround_op)
1995 if (MIPSInst_FUNC(ir) == ftrunc_op)
1999 SPFROMREG(fs, MIPSInst_FS(ir));
2000 ieee754_csr.rm = MIPSInst_FUNC(ir);
2011 SPFROMREG(fd, MIPSInst_FD(ir));
2013 SPFROMREG(rv.s, MIPSInst_FT(ir));
2015 SPFROMREG(rv.s, MIPSInst_FS(ir));
2023 SPFROMREG(fs, MIPSInst_FS(ir));
2035 if (MIPSInst_FUNC(ir) == fceill_op)
2037 if (MIPSInst_FUNC(ir) == ffloorl_op)
2039 if (MIPSInst_FUNC(ir) == froundl_op)
2041 if (MIPSInst_FUNC(ir) == ftruncl_op)
2045 SPFROMREG(fs, MIPSInst_FS(ir));
2046 ieee754_csr.rm = MIPSInst_FUNC(ir);
2053 if (!NO_R6EMU && MIPSInst_FUNC(ir) >= fcmp_op) {
2057 cmpop = MIPSInst_FUNC(ir) - fcmp_op;
2058 SPFROMREG(fs, MIPSInst_FS(ir));
2059 SPFROMREG(ft, MIPSInst_FT(ir));
2083 switch (MIPSInst_FUNC(ir)) {
2133 cond = fpucondbit[MIPSInst_FT(ir) >> 2];
2135 ((MIPSInst_FT(ir) & 1) != 0))
2137 DPFROMREG(rv.d, MIPSInst_FS(ir));
2143 if (xcp->regs[MIPSInst_FT(ir)] != 0)
2145 DPFROMREG(rv.d, MIPSInst_FS(ir));
2151 if (xcp->regs[MIPSInst_FT(ir)] == 0)
2153 DPFROMREG(rv.d, MIPSInst_FS(ir));
2161 DPFROMREG(rv.d, MIPSInst_FT(ir));
2165 DPFROMREG(rv.d, MIPSInst_FS(ir));
2173 DPFROMREG(rv.d, MIPSInst_FT(ir));
2175 DPFROMREG(rv.d, MIPSInst_FS(ir));
2187 DPFROMREG(ft, MIPSInst_FT(ir));
2188 DPFROMREG(fs, MIPSInst_FS(ir));
2189 DPFROMREG(fd, MIPSInst_FD(ir));
2201 DPFROMREG(ft, MIPSInst_FT(ir));
2202 DPFROMREG(fs, MIPSInst_FS(ir));
2203 DPFROMREG(fd, MIPSInst_FD(ir));
2215 DPFROMREG(fs, MIPSInst_FS(ir));
2227 DPFROMREG(fs, MIPSInst_FS(ir));
2240 DPFROMREG(ft, MIPSInst_FT(ir));
2241 DPFROMREG(fs, MIPSInst_FS(ir));
2253 DPFROMREG(ft, MIPSInst_FT(ir));
2254 DPFROMREG(fs, MIPSInst_FS(ir));
2266 DPFROMREG(ft, MIPSInst_FT(ir));
2267 DPFROMREG(fs, MIPSInst_FS(ir));
2279 DPFROMREG(ft, MIPSInst_FT(ir));
2280 DPFROMREG(fs, MIPSInst_FS(ir));
2298 DPFROMREG(rv.d, MIPSInst_FS(ir));
2303 DPFROMREG(fs, MIPSInst_FS(ir));
2304 DPFROMREG(ft, MIPSInst_FT(ir));
2309 DPFROMREG(fs, MIPSInst_FS(ir));
2318 DPFROMREG(fs, MIPSInst_FS(ir));
2328 DPFROMREG(fs, MIPSInst_FS(ir));
2340 if (MIPSInst_FUNC(ir) == fceil_op)
2342 if (MIPSInst_FUNC(ir) == ffloor_op)
2344 if (MIPSInst_FUNC(ir) == fround_op)
2346 if (MIPSInst_FUNC(ir) == ftrunc_op)
2350 DPFROMREG(fs, MIPSInst_FS(ir));
2351 ieee754_csr.rm = MIPSInst_FUNC(ir);
2362 DPFROMREG(fd, MIPSInst_FD(ir));
2364 DPFROMREG(rv.d, MIPSInst_FT(ir));
2366 DPFROMREG(rv.d, MIPSInst_FS(ir));
2374 DPFROMREG(fs, MIPSInst_FS(ir));
2386 if (MIPSInst_FUNC(ir) == fceill_op)
2388 if (MIPSInst_FUNC(ir) == ffloorl_op)
2390 if (MIPSInst_FUNC(ir) == froundl_op)
2392 if (MIPSInst_FUNC(ir) == ftruncl_op)
2396 DPFROMREG(fs, MIPSInst_FS(ir));
2397 ieee754_csr.rm = MIPSInst_FUNC(ir);
2404 if (!NO_R6EMU && MIPSInst_FUNC(ir) >= fcmp_op) {
2408 cmpop = MIPSInst_FUNC(ir) - fcmp_op;
2409 DPFROMREG(fs, MIPSInst_FS(ir));
2410 DPFROMREG(ft, MIPSInst_FT(ir));
2434 switch (MIPSInst_FUNC(ir)) {
2438 SPFROMREG(fs, MIPSInst_FS(ir));
2445 SPFROMREG(fs, MIPSInst_FS(ir));
2455 int cmpop = MIPSInst_FUNC(ir) & CMPOP_MASK;
2456 int sig = MIPSInst_FUNC(ir) & SIGN_BIT;
2461 (MIPSInst_FUNC(ir) & 0x20))
2465 if (!(MIPSInst_FUNC(ir) & PREDICATE_BIT)) {
2506 if (!(MIPSInst_FUNC(ir) & PREDICATE_BIT)) {
2554 SPFROMREG(fs, MIPSInst_FS(ir));
2555 SPFROMREG(ft, MIPSInst_FT(ir));
2558 if (!(MIPSInst_FUNC(ir) & PREDICATE_BIT)) {
2599 DIFROMREG(bits, MIPSInst_FS(ir));
2601 switch (MIPSInst_FUNC(ir)) {
2616 int cmpop = MIPSInst_FUNC(ir) & CMPOP_MASK;
2617 int sig = MIPSInst_FUNC(ir) & SIGN_BIT;
2621 (MIPSInst_FUNC(ir) & 0x20))
2625 if (!(MIPSInst_FUNC(ir) & PREDICATE_BIT)) {
2666 if (!(MIPSInst_FUNC(ir) & PREDICATE_BIT)) {
2714 DPFROMREG(fs, MIPSInst_FS(ir));
2715 DPFROMREG(ft, MIPSInst_FT(ir));
2718 if (!(MIPSInst_FUNC(ir) & PREDICATE_BIT)) {
2777 cbit = fpucondbit[MIPSInst_FD(ir) >> 2];
2787 DPTOREG(rv.d, MIPSInst_FD(ir));
2790 SPTOREG(rv.s, MIPSInst_FD(ir));
2793 SITOREG(rv.w, MIPSInst_FD(ir));
2799 DITOREG(rv.l, MIPSInst_FD(ir));