Lines Matching +full:0 +full:x0e000000
27 cache-size = <0x200000>;
37 cache-size = <0x200000>;
80 ranges = <0x00 0x00100000 0x00 0x00100000 0x00 0x00020000>, /* ctrl mmr */
81 <0x00 0x00600000 0x00 0x00600000 0x00 0x00031100>, /* GPIO */
82 <0x00 0x00700000 0x00 0x00700000 0x00 0x00001000>, /* ESM */
83 <0x00 0x01000000 0x00 0x01000000 0x00 0x0d000000>, /* Most peripherals */
84 <0x00 0x04210000 0x00 0x04210000 0x00 0x00010000>, /* VPU0 */
85 <0x00 0x04220000 0x00 0x04220000 0x00 0x00010000>, /* VPU1 */
86 <0x00 0x0d000000 0x00 0x0d000000 0x00 0x00800000>, /* PCIe0 Core*/
87 <0x00 0x0d800000 0x00 0x0d800000 0x00 0x00800000>, /* PCIe1 Core*/
88 <0x00 0x0e000000 0x00 0x0e000000 0x00 0x00800000>, /* PCIe2 Core*/
89 <0x00 0x0e800000 0x00 0x0e800000 0x00 0x00800000>, /* PCIe3 Core*/
90 <0x00 0x10000000 0x00 0x10000000 0x00 0x08000000>, /* PCIe0 DAT0 */
91 <0x00 0x18000000 0x00 0x18000000 0x00 0x08000000>, /* PCIe1 DAT0 */
92 <0x00 0x64800000 0x00 0x64800000 0x00 0x0070c000>, /* C71_1 */
93 <0x00 0x65800000 0x00 0x65800000 0x00 0x0070c000>, /* C71_2 */
94 <0x00 0x66800000 0x00 0x66800000 0x00 0x0070c000>, /* C71_3 */
95 <0x00 0x67800000 0x00 0x67800000 0x00 0x0070c000>, /* C71_4 */
96 <0x00 0x6f000000 0x00 0x6f000000 0x00 0x00310000>, /* A72 PERIPHBASE */
97 <0x00 0x70000000 0x00 0x70000000 0x00 0x00400000>, /* MSMC RAM */
98 <0x00 0x30000000 0x00 0x30000000 0x00 0x0c400000>, /* MAIN NAVSS */
99 <0x40 0x00000000 0x40 0x00000000 0x01 0x00000000>, /* PCIe0 DAT1 */
100 <0x41 0x00000000 0x41 0x00000000 0x01 0x00000000>, /* PCIe1 DAT1 */
101 <0x42 0x00000000 0x42 0x00000000 0x01 0x00000000>, /* PCIe2 DAT1 */
102 <0x43 0x00000000 0x43 0x00000000 0x01 0x00000000>, /* PCIe3 DAT1 */
103 <0x44 0x00000000 0x44 0x00000000 0x00 0x08000000>, /* PCIe2 DAT0 */
104 <0x44 0x10000000 0x44 0x10000000 0x00 0x08000000>, /* PCIe3 DAT0 */
105 <0x4e 0x20000000 0x4e 0x20000000 0x00 0x00080000>, /* GPU */
108 <0x00 0x28380000 0x00 0x28380000 0x00 0x03880000>,
109 <0x00 0x40200000 0x00 0x40200000 0x00 0x00998400>,
110 <0x00 0x40f00000 0x00 0x40f00000 0x00 0x00020000>,
111 <0x00 0x41000000 0x00 0x41000000 0x00 0x00020000>,
112 <0x00 0x41400000 0x00 0x41400000 0x00 0x00020000>,
113 <0x00 0x41c00000 0x00 0x41c00000 0x00 0x00100000>,
114 <0x00 0x42040000 0x00 0x42040000 0x00 0x03ac2400>,
115 <0x00 0x45100000 0x00 0x45100000 0x00 0x00c24000>,
116 <0x00 0x46000000 0x00 0x46000000 0x00 0x00200000>,
117 <0x00 0x47000000 0x00 0x47000000 0x00 0x00068400>,
118 <0x00 0x50000000 0x00 0x50000000 0x00 0x10000000>,
119 <0x04 0x00000000 0x04 0x00000000 0x04 0x00000000>;
126 ranges = <0x00 0x28380000 0x00 0x28380000 0x00 0x03880000>, /* MCU NAVSS*/
127 <0x00 0x40200000 0x00 0x40200000 0x00 0x00998400>, /* First peripheral window */
128 <0x00 0x40f00000 0x00 0x40f00000 0x00 0x00020000>, /* CTRL_MMR0 */
129 <0x00 0x41000000 0x00 0x41000000 0x00 0x00020000>, /* MCU R5F Core0 */
130 <0x00 0x41400000 0x00 0x41400000 0x00 0x00020000>, /* MCU R5F Core1 */
131 <0x00 0x41c00000 0x00 0x41c00000 0x00 0x00100000>, /* MCU SRAM */
132 <0x00 0x42040000 0x00 0x42040000 0x00 0x03ac2400>, /* WKUP peripheral window */
133 <0x00 0x45100000 0x00 0x45100000 0x00 0x00c24000>, /* MMRs, remaining NAVSS */
134 <0x00 0x46000000 0x00 0x46000000 0x00 0x00200000>, /* CPSW */
135 <0x00 0x47000000 0x00 0x47000000 0x00 0x00068400>, /* OSPI register space */
136 <0x00 0x50000000 0x00 0x50000000 0x00 0x10000000>, /* FSS data region 1 */
137 <0x04 0x00000000 0x04 0x00000000 0x04 0x00000000>; /* FSS data region 0/3 */