1707 	u32 inta;  in iwl_pcie_int_cause_non_ict()  local
1714 	inta = iwl_read32(trans, CSR_INT);  in iwl_pcie_int_cause_non_ict()
1717 	return inta;  in iwl_pcie_int_cause_non_ict()
1726  * stop using INTA register to get device's interrupt, reading this register
1736 	u32 inta;  in iwl_pcie_int_cause_ict()  local
1781 	inta = (0xff & val) | ((0xff00 & val) << 16);  in iwl_pcie_int_cause_ict()
1782 	return inta;  in iwl_pcie_int_cause_ict()
1830 	u32 inta = 0;  in iwl_pcie_irq_handler()  local
1842 		inta = iwl_pcie_int_cause_ict(trans);  in iwl_pcie_irq_handler()
1844 		inta = iwl_pcie_int_cause_non_ict(trans);  in iwl_pcie_irq_handler()
1848 			      "ISR inta 0x%08x, enabled 0x%08x(sw), enabled(hw) 0x%08x, fh 0x%08x\n",  in iwl_pcie_irq_handler()
1849 			      inta, trans_pcie->inta_mask,  in iwl_pcie_irq_handler()
1852 		if (inta & (~trans_pcie->inta_mask))  in iwl_pcie_irq_handler()
1855 				      inta & (~trans_pcie->inta_mask));  in iwl_pcie_irq_handler()
1858 	inta &= trans_pcie->inta_mask;  in iwl_pcie_irq_handler()
1865 	if (unlikely(!inta)) {  in iwl_pcie_irq_handler()
1866 		IWL_DEBUG_ISR(trans, "Ignore interrupt, inta == 0\n");  in iwl_pcie_irq_handler()
1878 	if (unlikely(inta == 0xFFFFFFFF || iwl_trans_is_hw_error_value(inta))) {  in iwl_pcie_irq_handler()
1883 		IWL_WARN(trans, "HARDWARE GONE?? INTA == 0x%08x\n", inta);  in iwl_pcie_irq_handler()
1899 	iwl_write32(trans, CSR_INT, inta | ~trans_pcie->inta_mask);  in iwl_pcie_irq_handler()
1902 		IWL_DEBUG_ISR(trans, "inta 0x%08x, enabled 0x%08x\n",  in iwl_pcie_irq_handler()
1903 			      inta, iwl_read32(trans, CSR_INT_MASK));  in iwl_pcie_irq_handler()
1908 	if (inta & CSR_INT_BIT_HW_ERR) {  in iwl_pcie_irq_handler()
1923 	if (inta & CSR_INT_BIT_SCD) {  in iwl_pcie_irq_handler()
1930 	if (inta & CSR_INT_BIT_ALIVE) {  in iwl_pcie_irq_handler()
1945 	inta &= ~(CSR_INT_BIT_SCD | CSR_INT_BIT_ALIVE);  in iwl_pcie_irq_handler()
1948 	if (inta & CSR_INT_BIT_RF_KILL) {  in iwl_pcie_irq_handler()
1954 	if (inta & CSR_INT_BIT_CT_KILL) {  in iwl_pcie_irq_handler()
1961 	if (inta & CSR_INT_BIT_SW_ERR) {  in iwl_pcie_irq_handler()
1963 			" Restarting 0x%X.\n", inta);  in iwl_pcie_irq_handler()
1970 	if (inta & CSR_INT_BIT_WAKEUP) {  in iwl_pcie_irq_handler()
1983 	if (inta & (CSR_INT_BIT_FH_RX | CSR_INT_BIT_SW_RX |  in iwl_pcie_irq_handler()
1986 		if (inta & (CSR_INT_BIT_FH_RX | CSR_INT_BIT_SW_RX)) {  in iwl_pcie_irq_handler()
1991 		if (inta & CSR_INT_BIT_RX_PERIODIC) {  in iwl_pcie_irq_handler()
2018 		if (inta & (CSR_INT_BIT_FH_RX | CSR_INT_BIT_SW_RX))  in iwl_pcie_irq_handler()
2033 	if (inta & CSR_INT_BIT_FH_TX) {  in iwl_pcie_irq_handler()
2048 	if (inta & ~handled) {  in iwl_pcie_irq_handler()
2049 		IWL_ERR(trans, "Unhandled INTA bits 0x%08x\n", inta & ~handled);  in iwl_pcie_irq_handler()
2053 	if (inta & ~(trans_pcie->inta_mask)) {  in iwl_pcie_irq_handler()
2054 		IWL_WARN(trans, "Disabled INTA bits 0x%08x were pending\n",  in iwl_pcie_irq_handler()
2055 			 inta & ~trans_pcie->inta_mask);  in iwl_pcie_irq_handler()
2220 		IWL_DEBUG_ISR(trans, "Ignore interrupt, inta == 0\n");  in iwl_pcie_irq_msix_handler()