Lines Matching full:gcc
9 #include <dt-bindings/clock/qcom,gcc-sdx55.h>
196 gcc: clock-controller@100000 { label
197 compatible = "qcom,gcc-sdx55";
210 clocks = <&gcc 30>,
211 <&gcc 9>;
226 resets = <&gcc GCC_QUSB2PHY_BCR>;
233 clocks = <&gcc GCC_USB3_PHY_AUX_CLK>,
234 <&gcc GCC_USB3_PRIM_CLKREF_CLK>,
235 <&gcc GCC_USB_PHY_CFG_AHB2PHY_CLK>,
236 <&gcc GCC_USB3_PHY_PIPE_CLK>;
245 resets = <&gcc GCC_USB3_PHY_BCR>,
246 <&gcc GCC_USB3PHY_PHY_BCR>;
348 clocks = <&gcc GCC_PCIE_PIPE_CLK>,
349 <&gcc GCC_PCIE_AUX_CLK>,
350 <&gcc GCC_PCIE_CFG_AHB_CLK>,
351 <&gcc GCC_PCIE_MSTR_AXI_CLK>,
352 <&gcc GCC_PCIE_SLV_AXI_CLK>,
353 <&gcc GCC_PCIE_SLV_Q2A_AXI_CLK>,
354 <&gcc GCC_PCIE_SLEEP_CLK>;
363 assigned-clocks = <&gcc GCC_PCIE_AUX_CLK>;
372 resets = <&gcc GCC_PCIE_BCR>;
375 power-domains = <&gcc PCIE_GDSC>;
400 clocks = <&gcc GCC_PCIE_AUX_CLK>,
401 <&gcc GCC_PCIE_CFG_AHB_CLK>,
402 <&gcc GCC_PCIE_MSTR_AXI_CLK>,
403 <&gcc GCC_PCIE_SLV_AXI_CLK>,
404 <&gcc GCC_PCIE_SLV_Q2A_AXI_CLK>,
405 <&gcc GCC_PCIE_SLEEP_CLK>,
406 <&gcc GCC_PCIE_0_CLKREF_CLK>;
423 resets = <&gcc GCC_PCIE_BCR>;
425 power-domains = <&gcc PCIE_GDSC>;
440 clocks = <&gcc GCC_PCIE_AUX_PHY_CLK_SRC>,
441 <&gcc GCC_PCIE_CFG_AHB_CLK>,
442 <&gcc GCC_PCIE_0_CLKREF_CLK>,
443 <&gcc GCC_PCIE_RCHNG_PHY_CLK>,
444 <&gcc GCC_PCIE_PIPE_CLK>;
456 resets = <&gcc GCC_PCIE_PHY_BCR>;
459 assigned-clocks = <&gcc GCC_PCIE_RCHNG_PHY_CLK>;
521 clocks = <&gcc GCC_SDCC1_AHB_CLK>,
522 <&gcc GCC_SDCC1_APPS_CLK>;
568 clocks = <&gcc GCC_USB30_SLV_AHB_CLK>,
569 <&gcc GCC_USB30_MASTER_CLK>,
570 <&gcc GCC_USB30_MSTR_AXI_CLK>,
571 <&gcc GCC_USB30_SLEEP_CLK>,
572 <&gcc GCC_USB30_MOCK_UTMI_CLK>;
579 assigned-clocks = <&gcc GCC_USB30_MOCK_UTMI_CLK>,
580 <&gcc GCC_USB30_MASTER_CLK>;
590 power-domains = <&gcc USB30_GDSC>;
592 resets = <&gcc GCC_USB30_BCR>;
706 compatible = "qcom,sdx55-apcs-gcc", "syscon";
709 clocks = <&rpmhcc RPMH_CXO_CLK>, <&a7pll>, <&gcc GPLL0>;