drivers/reset/reset-uniphier.c

20 #define UNIPHIER_RESET_ACTIVE_LOW		BIT(0)
45 	UNIPHIER_RESETX(2, 0x2000, 2),		/* NAND */
46 	UNIPHIER_RESETX(8, 0x2000, 10),		/* STDMAC (Ether, HSC, MIO) */
51 	UNIPHIER_RESETX(2, 0x2000, 2),		/* NAND */
52 	UNIPHIER_RESETX(6, 0x2000, 12),		/* Ether */
53 	UNIPHIER_RESETX(8, 0x2000, 10),		/* STDMAC (HSC, MIO, RLE) */
54 	UNIPHIER_RESETX(12, 0x2000, 6),		/* GIO (Ether, SATA, USB3) */
55 	UNIPHIER_RESETX(14, 0x2000, 17),	/* USB30 */
56 	UNIPHIER_RESETX(15, 0x2004, 17),	/* USB31 */
57 	UNIPHIER_RESETX(28, 0x2000, 18),	/* SATA0 */
58 	UNIPHIER_RESETX(29, 0x2004, 18),	/* SATA1 */
59 	UNIPHIER_RESETX(30, 0x2000, 19),	/* SATA-PHY */
60 	UNIPHIER_RESETX(40, 0x2000, 13),	/* AIO */
65 	UNIPHIER_RESETX(2, 0x2000, 2),		/* NAND */
66 	UNIPHIER_RESETX(8, 0x2000, 10),		/* STDMAC (HSC) */
67 	UNIPHIER_RESETX(12, 0x2000, 6),		/* GIO (PCIe, USB3) */
68 	UNIPHIER_RESETX(14, 0x2000, 17),	/* USB30 */
69 	UNIPHIER_RESETX(15, 0x2004, 17),	/* USB31 */
70 	UNIPHIER_RESETX(24, 0x2008, 2),		/* PCIe */
71 	UNIPHIER_RESETX(40, 0x2000, 13),	/* AIO */
76 	UNIPHIER_RESETX(2, 0x2000, 2),		/* NAND */
77 	UNIPHIER_RESETX(6, 0x2000, 12),		/* Ether */
78 	UNIPHIER_RESETX(8, 0x2000, 10),		/* STDMAC (HSC, RLE) */
79 	UNIPHIER_RESETX(14, 0x2000, 17),	/* USB30 */
80 	UNIPHIER_RESETX(15, 0x2004, 17),	/* USB31 */
81 	UNIPHIER_RESETX(16, 0x2014, 4),		/* USB30-PHY0 */
82 	UNIPHIER_RESETX(17, 0x2014, 0),		/* USB30-PHY1 */
83 	UNIPHIER_RESETX(18, 0x2014, 2),		/* USB30-PHY2 */
84 	UNIPHIER_RESETX(20, 0x2014, 5),		/* USB31-PHY0 */
85 	UNIPHIER_RESETX(21, 0x2014, 1),		/* USB31-PHY1 */
86 	UNIPHIER_RESETX(28, 0x2014, 12),	/* SATA */
87 	UNIPHIER_RESET(30, 0x2014, 8),		/* SATA-PHY (active high) */
88 	UNIPHIER_RESETX(40, 0x2000, 13),	/* AIO */
93 	UNIPHIER_RESETX(2, 0x200c, 0),		/* NAND */
94 	UNIPHIER_RESETX(4, 0x200c, 2),		/* eMMC */
95 	UNIPHIER_RESETX(6, 0x200c, 6),		/* Ether */
96 	UNIPHIER_RESETX(8, 0x200c, 8),		/* STDMAC (HSC, MIO) */
97 	UNIPHIER_RESETX(9, 0x200c, 9),		/* HSC */
98 	UNIPHIER_RESETX(40, 0x2008, 0),		/* AIO */
99 	UNIPHIER_RESETX(41, 0x2008, 1),		/* EVEA */
100 	UNIPHIER_RESETX(42, 0x2010, 2),		/* EXIV */
105 	UNIPHIER_RESETX(2, 0x200c, 0),		/* NAND */
106 	UNIPHIER_RESETX(4, 0x200c, 2),		/* eMMC */
107 	UNIPHIER_RESETX(6, 0x200c, 6),		/* Ether */
108 	UNIPHIER_RESETX(8, 0x200c, 8),		/* STDMAC (HSC) */
109 	UNIPHIER_RESETX(9, 0x200c, 9),		/* HSC */
110 	UNIPHIER_RESETX(14, 0x200c, 5),		/* USB30 */
111 	UNIPHIER_RESETX(16, 0x200c, 12),	/* USB30-PHY0 */
112 	UNIPHIER_RESETX(17, 0x200c, 13),	/* USB30-PHY1 */
113 	UNIPHIER_RESETX(18, 0x200c, 14),	/* USB30-PHY2 */
114 	UNIPHIER_RESETX(19, 0x200c, 15),	/* USB30-PHY3 */
115 	UNIPHIER_RESETX(24, 0x200c, 4),		/* PCIe */
116 	UNIPHIER_RESETX(40, 0x2008, 0),		/* AIO */
117 	UNIPHIER_RESETX(41, 0x2008, 1),		/* EVEA */
118 	UNIPHIER_RESETX(42, 0x2010, 2),		/* EXIV */
123 	UNIPHIER_RESETX(2, 0x200c, 0),		/* NAND */
124 	UNIPHIER_RESETX(4, 0x200c, 2),		/* eMMC */
125 	UNIPHIER_RESETX(6, 0x200c, 9),		/* Ether0 */
126 	UNIPHIER_RESETX(7, 0x200c, 10),		/* Ether1 */
127 	UNIPHIER_RESETX(8, 0x200c, 12),		/* STDMAC */
128 	UNIPHIER_RESETX(12, 0x200c, 4),		/* USB30 link */
129 	UNIPHIER_RESETX(13, 0x200c, 5),		/* USB31 link */
130 	UNIPHIER_RESETX(16, 0x200c, 16),	/* USB30-PHY0 */
131 	UNIPHIER_RESETX(17, 0x200c, 18),	/* USB30-PHY1 */
132 	UNIPHIER_RESETX(18, 0x200c, 20),	/* USB30-PHY2 */
133 	UNIPHIER_RESETX(20, 0x200c, 17),	/* USB31-PHY0 */
134 	UNIPHIER_RESETX(21, 0x200c, 19),	/* USB31-PHY1 */
135 	UNIPHIER_RESETX(24, 0x200c, 3),		/* PCIe */
136 	UNIPHIER_RESETX(28, 0x200c, 7),		/* SATA0 */
137 	UNIPHIER_RESETX(29, 0x200c, 8),		/* SATA1 */
138 	UNIPHIER_RESETX(30, 0x200c, 21),	/* SATA-PHY */
144 	UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 0)
147 	UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 26)
150 	UNIPHIER_RESETX((id), 0x80 + 0x200 * (ch), 0)
153 	UNIPHIER_RESETX((id), 0x114 + 0x200 * (ch), 0)
156 	UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 24)
159 	UNIPHIER_RESETX((id), 0x110, 17)
162 	UNIPHIER_MIO_RESET_SD(0, 0),
165 	UNIPHIER_MIO_RESET_SD_BRIDGE(3, 0),
170 	UNIPHIER_MIO_RESET_USB2(8, 0),
173 	UNIPHIER_MIO_RESET_USB2_BRIDGE(12, 0),
180 	UNIPHIER_MIO_RESET_SD(0, 0),
188 	UNIPHIER_RESETX((id), 0x114, 19 + (ch))
191 	UNIPHIER_RESETX((id), 0x114, 5 + (ch))
194 	UNIPHIER_RESETX((id), 0x114, 24 + (ch))
197 	UNIPHIER_RESETX((id), 0x110, 17 + (ch))
200 	UNIPHIER_RESETX((id), 0x114, 14)
203 	UNIPHIER_PERI_RESET_UART(0, 0),
207 	UNIPHIER_PERI_RESET_I2C(4, 0),
212 	UNIPHIER_PERI_RESET_SCSSI(11, 0),
217 	UNIPHIER_PERI_RESET_UART(0, 0),
221 	UNIPHIER_PERI_RESET_FI2C(4, 0),
228 	UNIPHIER_PERI_RESET_SCSSI(11, 0),
238 	UNIPHIER_RESETX(0, 0x10, 6), /* EVEA */
291 	return uniphier_reset_update(rcdev, id, 0);  in uniphier_reset_deassert()
336 	unsigned int nr_resets = 0;  in uniphier_reset_probe()