24 #define PCIE_PHY_GLOBAL_RESET		0x000
25 #define PCIE_PHY_COMMON_RESET		0x004
26 #define PCIE_PHY_CMN_REG		0x008
27 #define PCIE_PHY_MAC_RESET		0x00c
28 #define PCIE_PHY_PLL_LOCKED		0x010
29 #define PCIE_PHY_TRSVREG_RESET		0x020
30 #define PCIE_PHY_TRSV_RESET		0x024
33 #define PCIE_PHY_IMPEDANCE		0x004
34 #define PCIE_PHY_PLL_DIV_0		0x008
35 #define PCIE_PHY_PLL_BIAS		0x00c
36 #define PCIE_PHY_DCC_FEEDBACK		0x014
37 #define PCIE_PHY_PLL_DIV_1		0x05c
38 #define PCIE_PHY_COMMON_POWER		0x064
40 #define PCIE_PHY_TRSV0_EMP_LVL		0x084
41 #define PCIE_PHY_TRSV0_DRV_LVL		0x088
42 #define PCIE_PHY_TRSV0_RXCDR		0x0ac
43 #define PCIE_PHY_TRSV0_POWER		0x0c4
45 #define PCIE_PHY_TRSV0_LVCC		0x0dc
46 #define PCIE_PHY_TRSV1_EMP_LVL		0x144
47 #define PCIE_PHY_TRSV1_RXCDR		0x16c
48 #define PCIE_PHY_TRSV1_POWER		0x184
50 #define PCIE_PHY_TRSV1_LVCC		0x19c
51 #define PCIE_PHY_TRSV2_EMP_LVL		0x204
52 #define PCIE_PHY_TRSV2_RXCDR		0x22c
53 #define PCIE_PHY_TRSV2_POWER		0x244
55 #define PCIE_PHY_TRSV2_LVCC		0x25c
56 #define PCIE_PHY_TRSV3_EMP_LVL		0x2c4
57 #define PCIE_PHY_TRSV3_RXCDR		0x2ec
58 #define PCIE_PHY_TRSV3_POWER		0x304
60 #define PCIE_PHY_TRSV3_LVCC		0x31c
89 	exynos_pcie_phy_writel(ep->phy_base, 0x29, PCIE_PHY_DCC_FEEDBACK);  in exynos5440_pcie_phy_init()
92 	exynos_pcie_phy_writel(ep->phy_base, 0xd5, PCIE_PHY_IMPEDANCE);  in exynos5440_pcie_phy_init()
95 	exynos_pcie_phy_writel(ep->phy_base, 0x14, PCIE_PHY_PLL_DIV_0);  in exynos5440_pcie_phy_init()
96 	exynos_pcie_phy_writel(ep->phy_base, 0x12, PCIE_PHY_PLL_DIV_1);  in exynos5440_pcie_phy_init()
98 	/* set TX Differential output for lane 0 */  in exynos5440_pcie_phy_init()
99 	exynos_pcie_phy_writel(ep->phy_base, 0x7f, PCIE_PHY_TRSV0_DRV_LVL);  in exynos5440_pcie_phy_init()
101 	/* set TX Pre-emphasis Level Control for lane 0 to minimum */  in exynos5440_pcie_phy_init()
102 	exynos_pcie_phy_writel(ep->phy_base, 0x0, PCIE_PHY_TRSV0_EMP_LVL);  in exynos5440_pcie_phy_init()
105 	exynos_pcie_phy_writel(ep->phy_base, 0xe7, PCIE_PHY_PLL_BIAS);  in exynos5440_pcie_phy_init()
106 	exynos_pcie_phy_writel(ep->phy_base, 0x82, PCIE_PHY_TRSV0_RXCDR);  in exynos5440_pcie_phy_init()
107 	exynos_pcie_phy_writel(ep->phy_base, 0x82, PCIE_PHY_TRSV1_RXCDR);  in exynos5440_pcie_phy_init()
108 	exynos_pcie_phy_writel(ep->phy_base, 0x82, PCIE_PHY_TRSV2_RXCDR);  in exynos5440_pcie_phy_init()
109 	exynos_pcie_phy_writel(ep->phy_base, 0x82, PCIE_PHY_TRSV3_RXCDR);  in exynos5440_pcie_phy_init()
112 	exynos_pcie_phy_writel(ep->phy_base, 0x39, PCIE_PHY_TRSV0_EMP_LVL);  in exynos5440_pcie_phy_init()
113 	exynos_pcie_phy_writel(ep->phy_base, 0x39, PCIE_PHY_TRSV1_EMP_LVL);  in exynos5440_pcie_phy_init()
114 	exynos_pcie_phy_writel(ep->phy_base, 0x39, PCIE_PHY_TRSV2_EMP_LVL);  in exynos5440_pcie_phy_init()
115 	exynos_pcie_phy_writel(ep->phy_base, 0x39, PCIE_PHY_TRSV3_EMP_LVL);  in exynos5440_pcie_phy_init()
118 	exynos_pcie_phy_writel(ep->phy_base, 0x20, PCIE_PHY_TRSV0_LVCC);  in exynos5440_pcie_phy_init()
119 	exynos_pcie_phy_writel(ep->phy_base, 0xa0, PCIE_PHY_TRSV1_LVCC);  in exynos5440_pcie_phy_init()
120 	exynos_pcie_phy_writel(ep->phy_base, 0xa0, PCIE_PHY_TRSV2_LVCC);  in exynos5440_pcie_phy_init()
121 	exynos_pcie_phy_writel(ep->phy_base, 0xa0, PCIE_PHY_TRSV3_LVCC);  in exynos5440_pcie_phy_init()
126 	exynos_pcie_phy_writel(ep->blk_base, 0, PCIE_PHY_COMMON_RESET);  in exynos5440_pcie_phy_init()
128 	return 0;  in exynos5440_pcie_phy_init()
136 	exynos_pcie_phy_writel(ep->blk_base, 0, PCIE_PHY_COMMON_RESET);  in exynos5440_pcie_phy_power_on()
137 	exynos_pcie_phy_writel(ep->blk_base, 0, PCIE_PHY_CMN_REG);  in exynos5440_pcie_phy_power_on()
138 	exynos_pcie_phy_writel(ep->blk_base, 0, PCIE_PHY_TRSVREG_RESET);  in exynos5440_pcie_phy_power_on()
139 	exynos_pcie_phy_writel(ep->blk_base, 0, PCIE_PHY_TRSV_RESET);  in exynos5440_pcie_phy_power_on()
161 	return 0;  in exynos5440_pcie_phy_power_on()
170 				(val != 0), 1, 500)) {  in exynos5440_pcie_phy_power_off()
171 		dev_err(&phy->dev, "PLL Locked: 0x%x\n", val);  in exynos5440_pcie_phy_power_off()
195 	return 0;  in exynos5440_pcie_phy_power_off()
202 	exynos_pcie_phy_writel(ep->blk_base, 0, PCIE_PHY_MAC_RESET);  in exynos5440_pcie_phy_reset()
204 	exynos_pcie_phy_writel(ep->blk_base, 0, PCIE_PHY_GLOBAL_RESET);  in exynos5440_pcie_phy_reset()
206 	return 0;  in exynos5440_pcie_phy_reset()
246 	res = platform_get_resource(pdev, IORESOURCE_MEM, 0);  in exynos_pcie_phy_probe()