1689 	u32 inta;  in iwl_pcie_int_cause_non_ict()  local
1696 	inta = iwl_read32(trans, CSR_INT);  in iwl_pcie_int_cause_non_ict()
1699 	return inta;  in iwl_pcie_int_cause_non_ict()
1708  * stop using INTA register to get device's interrupt, reading this register
1718 	u32 inta;  in iwl_pcie_int_cause_ict()  local
1763 	inta = (0xff & val) | ((0xff00 & val) << 16);  in iwl_pcie_int_cause_ict()
1764 	return inta;  in iwl_pcie_int_cause_ict()
1812 	u32 inta = 0;  in iwl_pcie_irq_handler()  local
1823 		inta = iwl_pcie_int_cause_ict(trans);  in iwl_pcie_irq_handler()
1825 		inta = iwl_pcie_int_cause_non_ict(trans);  in iwl_pcie_irq_handler()
1829 			      "ISR inta 0x%08x, enabled 0x%08x(sw), enabled(hw) 0x%08x, fh 0x%08x\n",  in iwl_pcie_irq_handler()
1830 			      inta, trans_pcie->inta_mask,  in iwl_pcie_irq_handler()
1833 		if (inta & (~trans_pcie->inta_mask))  in iwl_pcie_irq_handler()
1836 				      inta & (~trans_pcie->inta_mask));  in iwl_pcie_irq_handler()
1839 	inta &= trans_pcie->inta_mask;  in iwl_pcie_irq_handler()
1846 	if (unlikely(!inta)) {  in iwl_pcie_irq_handler()
1847 		IWL_DEBUG_ISR(trans, "Ignore interrupt, inta == 0\n");  in iwl_pcie_irq_handler()
1859 	if (unlikely(inta == 0xFFFFFFFF || (inta & 0xFFFFFFF0) == 0xa5a5a5a0)) {  in iwl_pcie_irq_handler()
1864 		IWL_WARN(trans, "HARDWARE GONE?? INTA == 0x%08x\n", inta);  in iwl_pcie_irq_handler()
1880 	iwl_write32(trans, CSR_INT, inta | ~trans_pcie->inta_mask);  in iwl_pcie_irq_handler()
1883 		IWL_DEBUG_ISR(trans, "inta 0x%08x, enabled 0x%08x\n",  in iwl_pcie_irq_handler()
1884 			      inta, iwl_read32(trans, CSR_INT_MASK));  in iwl_pcie_irq_handler()
1889 	if (inta & CSR_INT_BIT_HW_ERR) {  in iwl_pcie_irq_handler()
1904 	if (inta & CSR_INT_BIT_SCD) {  in iwl_pcie_irq_handler()
1911 	if (inta & CSR_INT_BIT_ALIVE) {  in iwl_pcie_irq_handler()
1926 	inta &= ~(CSR_INT_BIT_SCD | CSR_INT_BIT_ALIVE);  in iwl_pcie_irq_handler()
1929 	if (inta & CSR_INT_BIT_RF_KILL) {  in iwl_pcie_irq_handler()
1935 	if (inta & CSR_INT_BIT_CT_KILL) {  in iwl_pcie_irq_handler()
1942 	if (inta & CSR_INT_BIT_SW_ERR) {  in iwl_pcie_irq_handler()
1944 			" Restarting 0x%X.\n", inta);  in iwl_pcie_irq_handler()
1951 	if (inta & CSR_INT_BIT_WAKEUP) {  in iwl_pcie_irq_handler()
1964 	if (inta & (CSR_INT_BIT_FH_RX | CSR_INT_BIT_SW_RX |  in iwl_pcie_irq_handler()
1967 		if (inta & (CSR_INT_BIT_FH_RX | CSR_INT_BIT_SW_RX)) {  in iwl_pcie_irq_handler()
1972 		if (inta & CSR_INT_BIT_RX_PERIODIC) {  in iwl_pcie_irq_handler()
1999 		if (inta & (CSR_INT_BIT_FH_RX | CSR_INT_BIT_SW_RX))  in iwl_pcie_irq_handler()
2011 	if (inta & CSR_INT_BIT_FH_TX) {  in iwl_pcie_irq_handler()
2021 	if (inta & ~handled) {  in iwl_pcie_irq_handler()
2022 		IWL_ERR(trans, "Unhandled INTA bits 0x%08x\n", inta & ~handled);  in iwl_pcie_irq_handler()
2026 	if (inta & ~(trans_pcie->inta_mask)) {  in iwl_pcie_irq_handler()
2027 		IWL_WARN(trans, "Disabled INTA bits 0x%08x were pending\n",  in iwl_pcie_irq_handler()
2028 			 inta & ~trans_pcie->inta_mask);  in iwl_pcie_irq_handler()
2182 		IWL_DEBUG_ISR(trans, "Ignore interrupt, inta == 0\n");  in iwl_pcie_irq_msix_handler()