Lines Matching +full:0 +full:xf0000

9 #define DPAUX_CTXSW 0x00
11 #define DPAUX_INTR_EN_AUX 0x01
12 #define DPAUX_INTR_AUX 0x05
16 #define DPAUX_INTR_PLUG_EVENT (1 << 0)
18 #define DPAUX_DP_AUXDATA_WRITE(x) (0x09 + ((x) << 2))
19 #define DPAUX_DP_AUXDATA_READ(x) (0x19 + ((x) << 2))
20 #define DPAUX_DP_AUXADDR 0x29
22 #define DPAUX_DP_AUXCTL 0x2d
31 #define DPAUX_DP_AUXCTL_CMD_I2C_WR (0 << 12)
33 #define DPAUX_DP_AUXCTL_CMDLEN(x) ((x) & 0xff)
35 #define DPAUX_DP_AUXSTAT 0x31
37 #define DPAUX_DP_AUXSTAT_REPLY_TYPE_MASK (0xf0000)
42 #define DPAUX_DP_AUXSTAT_REPLY_MASK (0xff)
44 #define DPAUX_DP_AUX_SINKSTAT_LO 0x35
45 #define DPAUX_DP_AUX_SINKSTAT_HI 0x39
47 #define DPAUX_HPD_CONFIG 0x3d
48 #define DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME(x) (((x) & 0xffff) << 16)
49 #define DPAUX_HPD_CONFIG_PLUG_MIN_TIME(x) ((x) & 0xffff)
51 #define DPAUX_HPD_IRQ_CONFIG 0x41
52 #define DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME(x) ((x) & 0xffff)
54 #define DPAUX_DP_AUX_CONFIG 0x45
56 #define DPAUX_HYBRID_PADCTL 0x49
59 #define DPAUX_HYBRID_PADCTL_AUX_CMH(x) (((x) & 0x3) << 12)
60 #define DPAUX_HYBRID_PADCTL_AUX_DRVZ(x) (((x) & 0x7) << 8)
61 #define DPAUX_HYBRID_PADCTL_AUX_DRVI(x) (((x) & 0x3f) << 2)
63 #define DPAUX_HYBRID_PADCTL_MODE_I2C (1 << 0)
64 #define DPAUX_HYBRID_PADCTL_MODE_AUX (0 << 0)
66 #define DPAUX_HYBRID_SPARE 0x4d
67 #define DPAUX_HYBRID_SPARE_PAD_POWER_DOWN (1 << 0)
69 #define DPAUX_SCRATCH_REG0 0x51
70 #define DPAUX_SCRATCH_REG1 0x55
71 #define DPAUX_SCRATCH_REG2 0x59