boot/dts/tegra30.dtsi

46 		clocks = <&tegra_car TEGRA30_CLK_PCIE>,
47 			 <&tegra_car TEGRA30_CLK_AFI>,
48 			 <&tegra_car TEGRA30_CLK_PLL_E>,
49 			 <&tegra_car TEGRA30_CLK_CML0>;
51 		resets = <&tegra_car 70>,
52 			 <&tegra_car 72>,
53 			 <&tegra_car 74>;
119 		clocks = <&tegra_car TEGRA30_CLK_HOST1X>;
121 		resets = <&tegra_car 28>;
134 			clocks = <&tegra_car TEGRA30_CLK_MPE>;
135 			resets = <&tegra_car 60>;
145 			clocks = <&tegra_car TEGRA30_CLK_VI>;
146 			resets = <&tegra_car 20>;
156 			clocks = <&tegra_car TEGRA30_CLK_EPP>;
157 			resets = <&tegra_car 19>;
167 			clocks = <&tegra_car TEGRA30_CLK_ISP>;
168 			resets = <&tegra_car 23>;
178 			clocks = <&tegra_car TEGRA30_CLK_GR2D>;
179 			resets = <&tegra_car 21>;
188 			clocks = <&tegra_car TEGRA30_CLK_GR3D>,
189 				 <&tegra_car TEGRA30_CLK_GR3D2>;
191 			resets = <&tegra_car 24>,
192 				 <&tegra_car 98>;
203 			clocks = <&tegra_car TEGRA30_CLK_DISP1>,
204 				 <&tegra_car TEGRA30_CLK_PLL_P>;
206 			resets = <&tegra_car 27>;
222 			clocks = <&tegra_car TEGRA30_CLK_DISP2>,
223 				 <&tegra_car TEGRA30_CLK_PLL_P>;
225 			resets = <&tegra_car 26>;
241 			clocks = <&tegra_car TEGRA30_CLK_HDMI>,
242 				 <&tegra_car TEGRA30_CLK_PLL_D2_OUT0>;
244 			resets = <&tegra_car 51>;
253 			clocks = <&tegra_car TEGRA30_CLK_TVO>;
260 			clocks = <&tegra_car TEGRA30_CLK_DSIA>,
261 				 <&tegra_car TEGRA30_CLK_PLL_D_OUT0>;
263 			resets = <&tegra_car 48>;
271 			clocks = <&tegra_car TEGRA30_CLK_DSIB>,
272 				 <&tegra_car TEGRA30_CLK_PLL_D_OUT0>;
274 			resets = <&tegra_car 84>;
286 		clocks = <&tegra_car TEGRA30_CLK_TWD>;
328 		clocks = <&tegra_car TEGRA30_CLK_TIMER>;
331 	tegra_car: clock@60006000 {  label
378 		clocks = <&tegra_car TEGRA30_CLK_APBDMA>;
379 		resets = <&tegra_car 34>;
393 		clocks = <&tegra_car TEGRA30_CLK_ACTMON>,
394 			 <&tegra_car TEGRA30_CLK_EMC>;
396 		resets = <&tegra_car TEGRA30_CLK_ACTMON>;
438 		clocks = <&tegra_car TEGRA30_CLK_VDE>;
440 		resets = <&tegra_car 61>, <&mc TEGRA30_MC_RESET_VDE>;
469 		clocks = <&tegra_car TEGRA30_CLK_UARTA>;
470 		resets = <&tegra_car 6>;
482 		clocks = <&tegra_car TEGRA30_CLK_UARTB>;
483 		resets = <&tegra_car 7>;
495 		clocks = <&tegra_car TEGRA30_CLK_UARTC>;
496 		resets = <&tegra_car 55>;
508 		clocks = <&tegra_car TEGRA30_CLK_UARTD>;
509 		resets = <&tegra_car 65>;
521 		clocks = <&tegra_car TEGRA30_CLK_UARTE>;
522 		resets = <&tegra_car 66>;
535 		clocks = <&tegra_car TEGRA30_CLK_NOR>;
537 		resets = <&tegra_car 42>;
546 		clocks = <&tegra_car TEGRA30_CLK_PWM>;
547 		resets = <&tegra_car 17>;
556 		clocks = <&tegra_car TEGRA30_CLK_RTC>;
565 		clocks = <&tegra_car TEGRA30_CLK_I2C1>,
566 			 <&tegra_car TEGRA30_CLK_PLL_P_OUT3>;
568 		resets = <&tegra_car 12>;
581 		clocks = <&tegra_car TEGRA30_CLK_I2C2>,
582 			 <&tegra_car TEGRA30_CLK_PLL_P_OUT3>;
584 		resets = <&tegra_car 54>;
597 		clocks = <&tegra_car TEGRA30_CLK_I2C3>,
598 			 <&tegra_car TEGRA30_CLK_PLL_P_OUT3>;
600 		resets = <&tegra_car 67>;
613 		clocks = <&tegra_car TEGRA30_CLK_I2C4>,
614 			 <&tegra_car TEGRA30_CLK_PLL_P_OUT3>;
615 		resets = <&tegra_car 103>;
629 		clocks = <&tegra_car TEGRA30_CLK_I2C5>,
630 			 <&tegra_car TEGRA30_CLK_PLL_P_OUT3>;
632 		resets = <&tegra_car 47>;
645 		clocks = <&tegra_car TEGRA30_CLK_SBC1>;
646 		resets = <&tegra_car 41>;
659 		clocks = <&tegra_car TEGRA30_CLK_SBC2>;
660 		resets = <&tegra_car 44>;
673 		clocks = <&tegra_car TEGRA30_CLK_SBC3>;
674 		resets = <&tegra_car 46>;
687 		clocks = <&tegra_car TEGRA30_CLK_SBC4>;
688 		resets = <&tegra_car 68>;
701 		clocks = <&tegra_car TEGRA30_CLK_SBC5>;
702 		resets = <&tegra_car 104>;
715 		clocks = <&tegra_car TEGRA30_CLK_SBC6>;
716 		resets = <&tegra_car 106>;
727 		clocks = <&tegra_car TEGRA30_CLK_KBC>;
728 		resets = <&tegra_car 36>;
736 		clocks = <&tegra_car TEGRA30_CLK_PCLK>, <&clk32k_in>;
744 		clocks = <&tegra_car TEGRA30_CLK_MC>;
757 		clocks = <&tegra_car TEGRA30_CLK_EMC>;
765 		clocks = <&tegra_car TEGRA30_CLK_FUSE>;
767 		resets = <&tegra_car 39>;
775 		clocks = <&tegra_car TEGRA30_CLK_HDA>,
776 			 <&tegra_car TEGRA30_CLK_HDA2HDMI>,
777 			 <&tegra_car TEGRA30_CLK_HDA2CODEC_2X>;
779 		resets = <&tegra_car 125>, /* hda */
780 			 <&tegra_car 128>, /* hda2hdmi */
781 			 <&tegra_car 111>; /* hda2codec_2x */
791 		clocks = <&tegra_car TEGRA30_CLK_D_AUDIO>,
792 			 <&tegra_car TEGRA30_CLK_APBIF>;
794 		resets = <&tegra_car 106>, /* d_audio */
795 			 <&tegra_car 107>, /* apbif */
796 			 <&tegra_car 30>,  /* i2s0 */
797 			 <&tegra_car 11>,  /* i2s1 */
798 			 <&tegra_car 18>,  /* i2s2 */
799 			 <&tegra_car 101>, /* i2s3 */
800 			 <&tegra_car 102>, /* i2s4 */
801 			 <&tegra_car 108>, /* dam0 */
802 			 <&tegra_car 109>, /* dam1 */
803 			 <&tegra_car 110>, /* dam2 */
804 			 <&tegra_car 10>;  /* spdif */
822 			clocks = <&tegra_car TEGRA30_CLK_I2S0>;
823 			resets = <&tegra_car 30>;
832 			clocks = <&tegra_car TEGRA30_CLK_I2S1>;
833 			resets = <&tegra_car 11>;
842 			clocks = <&tegra_car TEGRA30_CLK_I2S2>;
843 			resets = <&tegra_car 18>;
852 			clocks = <&tegra_car TEGRA30_CLK_I2S3>;
853 			resets = <&tegra_car 101>;
862 			clocks = <&tegra_car TEGRA30_CLK_I2S4>;
863 			resets = <&tegra_car 102>;
873 		clocks = <&tegra_car TEGRA30_CLK_SDMMC1>;
875 		resets = <&tegra_car 14>;
884 		clocks = <&tegra_car TEGRA30_CLK_SDMMC2>;
886 		resets = <&tegra_car 9>;
895 		clocks = <&tegra_car TEGRA30_CLK_SDMMC3>;
897 		resets = <&tegra_car 69>;
906 		clocks = <&tegra_car TEGRA30_CLK_SDMMC4>;
908 		resets = <&tegra_car 15>;
918 		clocks = <&tegra_car TEGRA30_CLK_USBD>;
919 		resets = <&tegra_car 22>;
931 		clocks = <&tegra_car TEGRA30_CLK_USBD>,
932 			 <&tegra_car TEGRA30_CLK_PLL_U>,
933 			 <&tegra_car TEGRA30_CLK_USBD>;
935 		resets = <&tegra_car 22>, <&tegra_car 22>;
958 		clocks = <&tegra_car TEGRA30_CLK_USB2>;
959 		resets = <&tegra_car 58>;
970 		clocks = <&tegra_car TEGRA30_CLK_USB2>,
971 			 <&tegra_car TEGRA30_CLK_PLL_U>,
972 			 <&tegra_car TEGRA30_CLK_USBD>;
974 		resets = <&tegra_car 58>, <&tegra_car 22>;
996 		clocks = <&tegra_car TEGRA30_CLK_USB3>;
997 		resets = <&tegra_car 59>;
1008 		clocks = <&tegra_car TEGRA30_CLK_USB3>,
1009 			 <&tegra_car TEGRA30_CLK_PLL_U>,
1010 			 <&tegra_car TEGRA30_CLK_USBD>;
1012 		resets = <&tegra_car 59>, <&tegra_car 22>;
1037 			clocks = <&tegra_car TEGRA30_CLK_CCLK_G>;
1044 			clocks = <&tegra_car TEGRA30_CLK_CCLK_G>;
1051 			clocks = <&tegra_car TEGRA30_CLK_CCLK_G>;
1058 			clocks = <&tegra_car TEGRA30_CLK_CCLK_G>;