boot/dts/tegra20.dtsi

39 		clocks = <&tegra_car TEGRA20_CLK_HOST1X>;
41 		resets = <&tegra_car 28>;
53 			clocks = <&tegra_car TEGRA20_CLK_MPE>;
54 			resets = <&tegra_car 60>;
62 			clocks = <&tegra_car TEGRA20_CLK_VI>;
63 			resets = <&tegra_car 20>;
71 			clocks = <&tegra_car TEGRA20_CLK_EPP>;
72 			resets = <&tegra_car 19>;
80 			clocks = <&tegra_car TEGRA20_CLK_ISP>;
81 			resets = <&tegra_car 23>;
89 			clocks = <&tegra_car TEGRA20_CLK_GR2D>;
90 			resets = <&tegra_car 21>;
97 			clocks = <&tegra_car TEGRA20_CLK_GR3D>;
98 			resets = <&tegra_car 24>;
106 			clocks = <&tegra_car TEGRA20_CLK_DISP1>,
107 				 <&tegra_car TEGRA20_CLK_PLL_P>;
109 			resets = <&tegra_car 27>;
123 			clocks = <&tegra_car TEGRA20_CLK_DISP2>,
124 				 <&tegra_car TEGRA20_CLK_PLL_P>;
126 			resets = <&tegra_car 26>;
140 			clocks = <&tegra_car TEGRA20_CLK_HDMI>,
141 				 <&tegra_car TEGRA20_CLK_PLL_D_OUT0>;
143 			resets = <&tegra_car 51>;
152 			clocks = <&tegra_car TEGRA20_CLK_TVO>;
159 			clocks = <&tegra_car TEGRA20_CLK_DSI>,
160 				 <&tegra_car TEGRA20_CLK_PLL_D_OUT0>;
162 			resets = <&tegra_car 48>;
174 		clocks = <&tegra_car TEGRA20_CLK_TWD>;
213 		clocks = <&tegra_car TEGRA20_CLK_TIMER>;
216 	tegra_car: clock@60006000 {  label
247 		clocks = <&tegra_car TEGRA20_CLK_APBDMA>;
248 		resets = <&tegra_car 34>;
295 		clocks = <&tegra_car TEGRA20_CLK_VDE>;
297 		resets = <&tegra_car 61>, <&mc TEGRA20_MC_RESET_VDE>;
323 		clocks = <&tegra_car TEGRA20_CLK_AC97>;
324 		resets = <&tegra_car 3>;
335 		clocks = <&tegra_car TEGRA20_CLK_I2S1>;
336 		resets = <&tegra_car 11>;
347 		clocks = <&tegra_car TEGRA20_CLK_I2S2>;
348 		resets = <&tegra_car 18>;
367 		clocks = <&tegra_car TEGRA20_CLK_UARTA>;
368 		resets = <&tegra_car 6>;
380 		clocks = <&tegra_car TEGRA20_CLK_UARTB>;
381 		resets = <&tegra_car 7>;
393 		clocks = <&tegra_car TEGRA20_CLK_UARTC>;
394 		resets = <&tegra_car 55>;
406 		clocks = <&tegra_car TEGRA20_CLK_UARTD>;
407 		resets = <&tegra_car 65>;
419 		clocks = <&tegra_car TEGRA20_CLK_UARTE>;
420 		resets = <&tegra_car 66>;
433 		clocks = <&tegra_car TEGRA20_CLK_NDFLASH>;
435 		resets = <&tegra_car 13>;
437 		assigned-clocks = <&tegra_car TEGRA20_CLK_NDFLASH>;
448 		clocks = <&tegra_car TEGRA20_CLK_NOR>;
450 		resets = <&tegra_car 42>;
459 		clocks = <&tegra_car TEGRA20_CLK_PWM>;
460 		resets = <&tegra_car 17>;
469 		clocks = <&tegra_car TEGRA20_CLK_RTC>;
478 		clocks = <&tegra_car TEGRA20_CLK_I2C1>,
479 			 <&tegra_car TEGRA20_CLK_PLL_P_OUT3>;
481 		resets = <&tegra_car 12>;
494 		clocks = <&tegra_car TEGRA20_CLK_SPI>;
495 		resets = <&tegra_car 43>;
508 		clocks = <&tegra_car TEGRA20_CLK_I2C2>,
509 			 <&tegra_car TEGRA20_CLK_PLL_P_OUT3>;
511 		resets = <&tegra_car 54>;
524 		clocks = <&tegra_car TEGRA20_CLK_I2C3>,
525 			 <&tegra_car TEGRA20_CLK_PLL_P_OUT3>;
527 		resets = <&tegra_car 67>;
540 		clocks = <&tegra_car TEGRA20_CLK_DVC>,
541 			 <&tegra_car TEGRA20_CLK_PLL_P_OUT3>;
543 		resets = <&tegra_car 47>;
556 		clocks = <&tegra_car TEGRA20_CLK_SBC1>;
557 		resets = <&tegra_car 41>;
570 		clocks = <&tegra_car TEGRA20_CLK_SBC2>;
571 		resets = <&tegra_car 44>;
584 		clocks = <&tegra_car TEGRA20_CLK_SBC3>;
585 		resets = <&tegra_car 46>;
598 		clocks = <&tegra_car TEGRA20_CLK_SBC4>;
599 		resets = <&tegra_car 68>;
610 		clocks = <&tegra_car TEGRA20_CLK_KBC>;
611 		resets = <&tegra_car 36>;
619 		clocks = <&tegra_car TEGRA20_CLK_PCLK>, <&clk32k_in>;
628 		clocks = <&tegra_car TEGRA20_CLK_MC>;
639 		clocks = <&tegra_car TEGRA20_CLK_EMC>;
647 		clocks = <&tegra_car TEGRA20_CLK_FUSE>;
649 		resets = <&tegra_car 39>;
678 		clocks = <&tegra_car TEGRA20_CLK_PEX>,
679 			 <&tegra_car TEGRA20_CLK_AFI>,
680 			 <&tegra_car TEGRA20_CLK_PLL_E>;
682 		resets = <&tegra_car 70>,
683 			 <&tegra_car 72>,
684 			 <&tegra_car 74>;
723 		clocks = <&tegra_car TEGRA20_CLK_USBD>;
724 		resets = <&tegra_car 22>;
736 		clocks = <&tegra_car TEGRA20_CLK_USBD>,
737 			 <&tegra_car TEGRA20_CLK_PLL_U>,
738 			 <&tegra_car TEGRA20_CLK_CLK_M>,
739 			 <&tegra_car TEGRA20_CLK_USBD>;
741 		resets = <&tegra_car 22>, <&tegra_car 22>;
761 		clocks = <&tegra_car TEGRA20_CLK_USB2>;
762 		resets = <&tegra_car 58>;
772 		clocks = <&tegra_car TEGRA20_CLK_USB2>,
773 			 <&tegra_car TEGRA20_CLK_PLL_U>,
774 			 <&tegra_car TEGRA20_CLK_CDEV2>;
776 		resets = <&tegra_car 58>, <&tegra_car 22>;
787 		clocks = <&tegra_car TEGRA20_CLK_USB3>;
788 		resets = <&tegra_car 59>;
799 		clocks = <&tegra_car TEGRA20_CLK_USB3>,
800 			 <&tegra_car TEGRA20_CLK_PLL_U>,
801 			 <&tegra_car TEGRA20_CLK_CLK_M>,
802 			 <&tegra_car TEGRA20_CLK_USBD>;
804 		resets = <&tegra_car 59>, <&tegra_car 22>;
821 		clocks = <&tegra_car TEGRA20_CLK_SDMMC1>;
823 		resets = <&tegra_car 14>;
832 		clocks = <&tegra_car TEGRA20_CLK_SDMMC2>;
834 		resets = <&tegra_car 9>;
843 		clocks = <&tegra_car TEGRA20_CLK_SDMMC3>;
845 		resets = <&tegra_car 69>;
854 		clocks = <&tegra_car TEGRA20_CLK_SDMMC4>;
856 		resets = <&tegra_car 15>;
869 			clocks = <&tegra_car TEGRA20_CLK_CCLK>;
876 			clocks = <&tegra_car TEGRA20_CLK_CCLK>;