boot/dts/tegra114.dtsi

26 		clocks = <&tegra_car TEGRA114_CLK_HOST1X>;
28 		resets = <&tegra_car 28>;
41 			clocks = <&tegra_car TEGRA114_CLK_GR2D>;
42 			resets = <&tegra_car 21>;
51 			clocks = <&tegra_car TEGRA114_CLK_GR3D>;
52 			resets = <&tegra_car 24>;
62 			clocks = <&tegra_car TEGRA114_CLK_DISP1>,
63 				 <&tegra_car TEGRA114_CLK_PLL_P>;
65 			resets = <&tegra_car 27>;
81 			clocks = <&tegra_car TEGRA114_CLK_DISP2>,
82 				 <&tegra_car TEGRA114_CLK_PLL_P>;
84 			resets = <&tegra_car 26>;
100 			clocks = <&tegra_car TEGRA114_CLK_HDMI>,
101 				 <&tegra_car TEGRA114_CLK_PLL_D2_OUT0>;
103 			resets = <&tegra_car 51>;
111 			clocks = <&tegra_car TEGRA114_CLK_DSIA>,
112 				 <&tegra_car TEGRA114_CLK_DSIALP>,
113 				 <&tegra_car TEGRA114_CLK_PLL_D_OUT0>;
115 			resets = <&tegra_car 48>;
127 			clocks = <&tegra_car TEGRA114_CLK_DSIB>,
128 				 <&tegra_car TEGRA114_CLK_DSIBLP>,
129 				 <&tegra_car TEGRA114_CLK_PLL_D2_OUT0>;
131 			resets = <&tegra_car 82>;
175 		clocks = <&tegra_car TEGRA114_CLK_TIMER>;
178 	tegra_car: clock@60006000 {  label
225 		clocks = <&tegra_car TEGRA114_CLK_APBDMA>;
226 		resets = <&tegra_car 34>;
281 		clocks = <&tegra_car TEGRA114_CLK_UARTA>;
282 		resets = <&tegra_car 6>;
294 		clocks = <&tegra_car TEGRA114_CLK_UARTB>;
295 		resets = <&tegra_car 7>;
307 		clocks = <&tegra_car TEGRA114_CLK_UARTC>;
308 		resets = <&tegra_car 55>;
320 		clocks = <&tegra_car TEGRA114_CLK_UARTD>;
321 		resets = <&tegra_car 65>;
332 		clocks = <&tegra_car TEGRA114_CLK_PWM>;
333 		resets = <&tegra_car 17>;
344 		clocks = <&tegra_car TEGRA114_CLK_I2C1>;
346 		resets = <&tegra_car 12>;
359 		clocks = <&tegra_car TEGRA114_CLK_I2C2>;
361 		resets = <&tegra_car 54>;
374 		clocks = <&tegra_car TEGRA114_CLK_I2C3>;
376 		resets = <&tegra_car 67>;
389 		clocks = <&tegra_car TEGRA114_CLK_I2C4>;
391 		resets = <&tegra_car 103>;
404 		clocks = <&tegra_car TEGRA114_CLK_I2C5>;
406 		resets = <&tegra_car 47>;
419 		clocks = <&tegra_car TEGRA114_CLK_SBC1>;
421 		resets = <&tegra_car 41>;
434 		clocks = <&tegra_car TEGRA114_CLK_SBC2>;
436 		resets = <&tegra_car 44>;
449 		clocks = <&tegra_car TEGRA114_CLK_SBC3>;
451 		resets = <&tegra_car 46>;
464 		clocks = <&tegra_car TEGRA114_CLK_SBC4>;
466 		resets = <&tegra_car 68>;
479 		clocks = <&tegra_car TEGRA114_CLK_SBC5>;
481 		resets = <&tegra_car 104>;
494 		clocks = <&tegra_car TEGRA114_CLK_SBC6>;
496 		resets = <&tegra_car 105>;
507 		clocks = <&tegra_car TEGRA114_CLK_RTC>;
514 		clocks = <&tegra_car TEGRA114_CLK_KBC>;
515 		resets = <&tegra_car 36>;
523 		clocks = <&tegra_car TEGRA114_CLK_PCLK>, <&clk32k_in>;
531 		clocks = <&tegra_car TEGRA114_CLK_FUSE>;
533 		resets = <&tegra_car 39>;
540 		clocks = <&tegra_car TEGRA114_CLK_MC>;
554 		clocks = <&tegra_car TEGRA114_CLK_D_AUDIO>,
555 			 <&tegra_car TEGRA114_CLK_APBIF>;
557 		resets = <&tegra_car 106>, /* d_audio */
558 			 <&tegra_car 107>, /* apbif */
559 			 <&tegra_car 30>,  /* i2s0 */
560 			 <&tegra_car 11>,  /* i2s1 */
561 			 <&tegra_car 18>,  /* i2s2 */
562 			 <&tegra_car 101>, /* i2s3 */
563 			 <&tegra_car 102>, /* i2s4 */
564 			 <&tegra_car 108>, /* dam0 */
565 			 <&tegra_car 109>, /* dam1 */
566 			 <&tegra_car 110>, /* dam2 */
567 			 <&tegra_car 10>,  /* spdif */
568 			 <&tegra_car 153>, /* amx */
569 			 <&tegra_car 154>; /* adx */
595 			clocks = <&tegra_car TEGRA114_CLK_I2S0>;
596 			resets = <&tegra_car 30>;
605 			clocks = <&tegra_car TEGRA114_CLK_I2S1>;
606 			resets = <&tegra_car 11>;
615 			clocks = <&tegra_car TEGRA114_CLK_I2S2>;
616 			resets = <&tegra_car 18>;
625 			clocks = <&tegra_car TEGRA114_CLK_I2S3>;
626 			resets = <&tegra_car 101>;
635 			clocks = <&tegra_car TEGRA114_CLK_I2S4>;
636 			resets = <&tegra_car 102>;
645 		clocks = <&tegra_car TEGRA114_CLK_MIPI_CAL>;
653 		clocks = <&tegra_car TEGRA114_CLK_SDMMC1>;
655 		resets = <&tegra_car 14>;
664 		clocks = <&tegra_car TEGRA114_CLK_SDMMC2>;
666 		resets = <&tegra_car 9>;
675 		clocks = <&tegra_car TEGRA114_CLK_SDMMC3>;
677 		resets = <&tegra_car 69>;
686 		clocks = <&tegra_car TEGRA114_CLK_SDMMC4>;
688 		resets = <&tegra_car 15>;
698 		clocks = <&tegra_car TEGRA114_CLK_USBD>;
699 		resets = <&tegra_car 22>;
710 		clocks = <&tegra_car TEGRA114_CLK_USBD>,
711 			 <&tegra_car TEGRA114_CLK_PLL_U>,
712 			 <&tegra_car TEGRA114_CLK_USBD>;
714 		resets = <&tegra_car 22>, <&tegra_car 22>;
736 		clocks = <&tegra_car TEGRA114_CLK_USB3>;
737 		resets = <&tegra_car 59>;
748 		clocks = <&tegra_car TEGRA114_CLK_USB3>,
749 			 <&tegra_car TEGRA114_CLK_PLL_U>,
750 			 <&tegra_car TEGRA114_CLK_USBD>;
752 		resets = <&tegra_car 59>, <&tegra_car 22>;