Lines Matching +full:0 +full:x10000
39 NETXEN_HW_H0_CH_HUB_ADR = 0x05,
40 NETXEN_HW_H1_CH_HUB_ADR = 0x0E,
41 NETXEN_HW_H2_CH_HUB_ADR = 0x03,
42 NETXEN_HW_H3_CH_HUB_ADR = 0x01,
43 NETXEN_HW_H4_CH_HUB_ADR = 0x06,
44 NETXEN_HW_H5_CH_HUB_ADR = 0x07,
45 NETXEN_HW_H6_CH_HUB_ADR = 0x08
48 /* Hub 0 */
50 NETXEN_HW_MN_CRB_AGT_ADR = 0x15,
51 NETXEN_HW_MS_CRB_AGT_ADR = 0x25
56 NETXEN_HW_PS_CRB_AGT_ADR = 0x73,
57 NETXEN_HW_SS_CRB_AGT_ADR = 0x20,
58 NETXEN_HW_RPMX3_CRB_AGT_ADR = 0x0b,
59 NETXEN_HW_QMS_CRB_AGT_ADR = 0x00,
60 NETXEN_HW_SQGS0_CRB_AGT_ADR = 0x01,
61 NETXEN_HW_SQGS1_CRB_AGT_ADR = 0x02,
62 NETXEN_HW_SQGS2_CRB_AGT_ADR = 0x03,
63 NETXEN_HW_SQGS3_CRB_AGT_ADR = 0x04,
64 NETXEN_HW_C2C0_CRB_AGT_ADR = 0x58,
65 NETXEN_HW_C2C1_CRB_AGT_ADR = 0x59,
66 NETXEN_HW_C2C2_CRB_AGT_ADR = 0x5a,
67 NETXEN_HW_RPMX2_CRB_AGT_ADR = 0x0a,
68 NETXEN_HW_RPMX4_CRB_AGT_ADR = 0x0c,
69 NETXEN_HW_RPMX7_CRB_AGT_ADR = 0x0f,
70 NETXEN_HW_RPMX9_CRB_AGT_ADR = 0x12,
71 NETXEN_HW_SMB_CRB_AGT_ADR = 0x18
76 NETXEN_HW_NIU_CRB_AGT_ADR = 0x31,
77 NETXEN_HW_I2C0_CRB_AGT_ADR = 0x19,
78 NETXEN_HW_I2C1_CRB_AGT_ADR = 0x29,
80 NETXEN_HW_SN_CRB_AGT_ADR = 0x10,
81 NETXEN_HW_I2Q_CRB_AGT_ADR = 0x20,
82 NETXEN_HW_LPC_CRB_AGT_ADR = 0x22,
83 NETXEN_HW_ROMUSB_CRB_AGT_ADR = 0x21,
84 NETXEN_HW_QM_CRB_AGT_ADR = 0x66,
85 NETXEN_HW_SQG0_CRB_AGT_ADR = 0x60,
86 NETXEN_HW_SQG1_CRB_AGT_ADR = 0x61,
87 NETXEN_HW_SQG2_CRB_AGT_ADR = 0x62,
88 NETXEN_HW_SQG3_CRB_AGT_ADR = 0x63,
89 NETXEN_HW_RPMX1_CRB_AGT_ADR = 0x09,
90 NETXEN_HW_RPMX5_CRB_AGT_ADR = 0x0d,
91 NETXEN_HW_RPMX6_CRB_AGT_ADR = 0x0e,
92 NETXEN_HW_RPMX8_CRB_AGT_ADR = 0x11
97 NETXEN_HW_PH_CRB_AGT_ADR = 0x1A,
98 NETXEN_HW_SRE_CRB_AGT_ADR = 0x50,
99 NETXEN_HW_EG_CRB_AGT_ADR = 0x51,
100 NETXEN_HW_RPMX0_CRB_AGT_ADR = 0x08
105 NETXEN_HW_PEGN0_CRB_AGT_ADR = 0x40,
121 NETXEN_HW_PEGS0_CRB_AGT_ADR = 0x40,
132 NETXEN_HW_CAS0_CRB_AGT_ADR = 0x46,
133 NETXEN_HW_CAS1_CRB_AGT_ADR = 0x47,
134 NETXEN_HW_CAS2_CRB_AGT_ADR = 0x48,
135 NETXEN_HW_CAS3_CRB_AGT_ADR = 0x49,
136 NETXEN_HW_NCM_CRB_AGT_ADR = 0x16,
137 NETXEN_HW_TMR_CRB_AGT_ADR = 0x17,
138 NETXEN_HW_XDMA_CRB_AGT_ADR = 0x05,
139 NETXEN_HW_OCM0_CRB_AGT_ADR = 0x06,
140 NETXEN_HW_OCM1_CRB_AGT_ADR = 0x07
144 #define NETXEN_HW_EFC_RPMX0_CRB_AGT_ADR 0x67
148 NETXEN_HW_PX_MAP_CRB_PH = 0,
353 #define NETXEN_SRE_MISC (NETXEN_CRB_SRE + 0x0002c)
354 #define NETXEN_SRE_INT_STATUS (NETXEN_CRB_SRE + 0x00034)
355 #define NETXEN_SRE_PBI_ACTIVE_STATUS (NETXEN_CRB_SRE + 0x01014)
356 #define NETXEN_SRE_L1RE_CTL (NETXEN_CRB_SRE + 0x03000)
357 #define NETXEN_SRE_L2RE_CTL (NETXEN_CRB_SRE + 0x05000)
358 #define NETXEN_SRE_BUF_CTL (NETXEN_CRB_SRE + 0x01000)
360 #define NETXEN_DMA_BASE(U) (NETXEN_CRB_PCIX_MD + 0x20000 + ((U)<<16))
361 #define NETXEN_DMA_COMMAND(U) (NETXEN_DMA_BASE(U) + 0x00008)
363 #define NETXEN_I2Q_CLR_PCI_HI (NETXEN_CRB_I2Q + 0x00034)
366 #define CRB_REG_EX_PC 0x3c
368 #define ROMUSB_GLB (NETXEN_CRB_ROMUSB + 0x00000)
369 #define ROMUSB_ROM (NETXEN_CRB_ROMUSB + 0x10000)
371 #define NETXEN_ROMUSB_GLB_STATUS (ROMUSB_GLB + 0x0004)
372 #define NETXEN_ROMUSB_GLB_SW_RESET (ROMUSB_GLB + 0x0008)
373 #define NETXEN_ROMUSB_GLB_PAD_GPIO_I (ROMUSB_GLB + 0x000c)
374 #define NETXEN_ROMUSB_GLB_CAS_RST (ROMUSB_GLB + 0x0038)
375 #define NETXEN_ROMUSB_GLB_TEST_MUX_SEL (ROMUSB_GLB + 0x0044)
376 #define NETXEN_ROMUSB_GLB_PEGTUNE_DONE (ROMUSB_GLB + 0x005c)
377 #define NETXEN_ROMUSB_GLB_CHIP_CLK_CTRL (ROMUSB_GLB + 0x00A8)
379 #define NETXEN_ROMUSB_GPIO(n) (ROMUSB_GLB + 0x60 + (4 * (n)))
381 #define NETXEN_ROMUSB_ROM_INSTR_OPCODE (ROMUSB_ROM + 0x0004)
382 #define NETXEN_ROMUSB_ROM_ADDRESS (ROMUSB_ROM + 0x0008)
383 #define NETXEN_ROMUSB_ROM_WDATA (ROMUSB_ROM + 0x000c)
384 #define NETXEN_ROMUSB_ROM_ABYTE_CNT (ROMUSB_ROM + 0x0010)
385 #define NETXEN_ROMUSB_ROM_DUMMY_BYTE_CNT (ROMUSB_ROM + 0x0014)
386 #define NETXEN_ROMUSB_ROM_RDATA (ROMUSB_ROM + 0x0018)
389 #define ROM_LOCK_DRIVER 0x0d417340
398 #define M25P_INSTR_WREN 0x06
399 #define M25P_INSTR_WRDI 0x04
400 #define M25P_INSTR_RDID 0x9f
401 #define M25P_INSTR_RDSR 0x05
402 #define M25P_INSTR_WRSR 0x01
403 #define M25P_INSTR_READ 0x03
404 #define M25P_INSTR_FAST_READ 0x0b
405 #define M25P_INSTR_PP 0x02
406 #define M25P_INSTR_SE 0xd8
407 #define M25P_INSTR_BE 0xc7
408 #define M25P_INSTR_DP 0xb9
409 #define M25P_INSTR_RES 0xab
413 #define NETXEN_PCI_CRB_WINDOWSIZE 0x00100000
462 #define NETXEN_PCI_DDR_NET (0x00000000UL)
463 #define NETXEN_PCI_QDR_NET (0x04000000UL)
464 #define NETXEN_PCI_DIRECT_CRB (0x04400000UL)
465 #define NETXEN_PCI_CAMQM (0x04800000UL)
466 #define NETXEN_PCI_CAMQM_MAX (0x04ffffffUL)
467 #define NETXEN_PCI_OCM0 (0x05000000UL)
468 #define NETXEN_PCI_OCM0_MAX (0x050fffffUL)
469 #define NETXEN_PCI_OCM1 (0x05100000UL)
470 #define NETXEN_PCI_OCM1_MAX (0x051fffffUL)
471 #define NETXEN_PCI_CRBSPACE (0x06000000UL)
472 #define NETXEN_PCI_128MB_SIZE (0x08000000UL)
473 #define NETXEN_PCI_32MB_SIZE (0x02000000UL)
474 #define NETXEN_PCI_2MB_SIZE (0x00200000UL)
476 #define NETXEN_PCI_MN_2M (0)
477 #define NETXEN_PCI_MS_2M (0x80000)
478 #define NETXEN_PCI_OCM0_2M (0x000c0000UL)
479 #define NETXEN_PCI_CAMQM_2M_BASE (0x000ff800UL)
480 #define NETXEN_PCI_CAMQM_2M_END (0x04800800UL)
484 #define NETXEN_ADDR_DDR_NET (0x0000000000000000ULL)
485 #define NETXEN_ADDR_DDR_NET_MAX (0x000000000fffffffULL)
486 #define NETXEN_ADDR_OCM0 (0x0000000200000000ULL)
487 #define NETXEN_ADDR_OCM0_MAX (0x00000002000fffffULL)
488 #define NETXEN_ADDR_OCM1 (0x0000000200400000ULL)
489 #define NETXEN_ADDR_OCM1_MAX (0x00000002004fffffULL)
490 #define NETXEN_ADDR_QDR_NET (0x0000000300000000ULL)
491 #define NETXEN_ADDR_QDR_NET_MAX_P2 (0x00000003003fffffULL)
492 #define NETXEN_ADDR_QDR_NET_MAX_P3 (0x0000000303ffffffULL)
497 #define NETXEN_MIU_CONTROL (0x000)
507 #define NETXEN_NIU_MODE (NETXEN_CRB_NIU + 0x00000)
509 #define NETXEN_NIU_XG_SINGLE_TERM (NETXEN_CRB_NIU + 0x00004)
510 #define NETXEN_NIU_XG_DRIVE_HI (NETXEN_CRB_NIU + 0x00008)
511 #define NETXEN_NIU_XG_DRIVE_LO (NETXEN_CRB_NIU + 0x0000c)
512 #define NETXEN_NIU_XG_DTX (NETXEN_CRB_NIU + 0x00010)
513 #define NETXEN_NIU_XG_DEQ (NETXEN_CRB_NIU + 0x00014)
514 #define NETXEN_NIU_XG_WORD_ALIGN (NETXEN_CRB_NIU + 0x00018)
515 #define NETXEN_NIU_XG_RESET (NETXEN_CRB_NIU + 0x0001c)
516 #define NETXEN_NIU_XG_POWER_DOWN (NETXEN_CRB_NIU + 0x00020)
517 #define NETXEN_NIU_XG_RESET_PLL (NETXEN_CRB_NIU + 0x00024)
518 #define NETXEN_NIU_XG_SERDES_LOOPBACK (NETXEN_CRB_NIU + 0x00028)
519 #define NETXEN_NIU_XG_DO_BYTE_ALIGN (NETXEN_CRB_NIU + 0x0002c)
520 #define NETXEN_NIU_XG_TX_ENABLE (NETXEN_CRB_NIU + 0x00030)
521 #define NETXEN_NIU_XG_RX_ENABLE (NETXEN_CRB_NIU + 0x00034)
522 #define NETXEN_NIU_XG_STATUS (NETXEN_CRB_NIU + 0x00038)
523 #define NETXEN_NIU_XG_PAUSE_THRESHOLD (NETXEN_CRB_NIU + 0x0003c)
524 #define NETXEN_NIU_INT_MASK (NETXEN_CRB_NIU + 0x00040)
525 #define NETXEN_NIU_ACTIVE_INT (NETXEN_CRB_NIU + 0x00044)
526 #define NETXEN_NIU_MASKABLE_INT (NETXEN_CRB_NIU + 0x00048)
528 #define NETXEN_NIU_STRAP_VALUE_SAVE_HIGHER (NETXEN_CRB_NIU + 0x0004c)
530 #define NETXEN_NIU_GB_SERDES_RESET (NETXEN_CRB_NIU + 0x00050)
531 #define NETXEN_NIU_GB0_GMII_MODE (NETXEN_CRB_NIU + 0x00054)
532 #define NETXEN_NIU_GB0_MII_MODE (NETXEN_CRB_NIU + 0x00058)
533 #define NETXEN_NIU_GB1_GMII_MODE (NETXEN_CRB_NIU + 0x0005c)
534 #define NETXEN_NIU_GB1_MII_MODE (NETXEN_CRB_NIU + 0x00060)
535 #define NETXEN_NIU_GB2_GMII_MODE (NETXEN_CRB_NIU + 0x00064)
536 #define NETXEN_NIU_GB2_MII_MODE (NETXEN_CRB_NIU + 0x00068)
537 #define NETXEN_NIU_GB3_GMII_MODE (NETXEN_CRB_NIU + 0x0006c)
538 #define NETXEN_NIU_GB3_MII_MODE (NETXEN_CRB_NIU + 0x00070)
539 #define NETXEN_NIU_REMOTE_LOOPBACK (NETXEN_CRB_NIU + 0x00074)
540 #define NETXEN_NIU_GB0_HALF_DUPLEX (NETXEN_CRB_NIU + 0x00078)
541 #define NETXEN_NIU_GB1_HALF_DUPLEX (NETXEN_CRB_NIU + 0x0007c)
542 #define NETXEN_NIU_RESET_SYS_FIFOS (NETXEN_CRB_NIU + 0x00088)
543 #define NETXEN_NIU_GB_CRC_DROP (NETXEN_CRB_NIU + 0x0008c)
544 #define NETXEN_NIU_GB_DROP_WRONGADDR (NETXEN_CRB_NIU + 0x00090)
545 #define NETXEN_NIU_TEST_MUX_CTL (NETXEN_CRB_NIU + 0x00094)
546 #define NETXEN_NIU_XG_PAUSE_CTL (NETXEN_CRB_NIU + 0x00098)
547 #define NETXEN_NIU_XG_PAUSE_LEVEL (NETXEN_CRB_NIU + 0x000dc)
548 #define NETXEN_NIU_FRAME_COUNT_SELECT (NETXEN_CRB_NIU + 0x000ac)
549 #define NETXEN_NIU_FRAME_COUNT (NETXEN_CRB_NIU + 0x000b0)
550 #define NETXEN_NIU_XG_SEL (NETXEN_CRB_NIU + 0x00128)
551 #define NETXEN_NIU_GB_PAUSE_CTL (NETXEN_CRB_NIU + 0x0030c)
553 #define NETXEN_NIU_FULL_LEVEL_XG (NETXEN_CRB_NIU + 0x00450)
555 #define NETXEN_NIU_XG1_RESET (NETXEN_CRB_NIU + 0x0011c)
556 #define NETXEN_NIU_XG1_POWER_DOWN (NETXEN_CRB_NIU + 0x00120)
557 #define NETXEN_NIU_XG1_RESET_PLL (NETXEN_CRB_NIU + 0x00124)
559 #define NETXEN_MAC_ADDR_CNTL_REG (NETXEN_CRB_NIU + 0x1000)
561 #define NETXEN_MULTICAST_ADDR_HI_0 (NETXEN_CRB_NIU + 0x1010)
562 #define NETXEN_MULTICAST_ADDR_HI_1 (NETXEN_CRB_NIU + 0x1014)
563 #define NETXEN_MULTICAST_ADDR_HI_2 (NETXEN_CRB_NIU + 0x1018)
564 #define NETXEN_MULTICAST_ADDR_HI_3 (NETXEN_CRB_NIU + 0x101c)
566 #define NETXEN_UNICAST_ADDR_BASE (NETXEN_CRB_NIU + 0x1080)
567 #define NETXEN_MULTICAST_ADDR_BASE (NETXEN_CRB_NIU + 0x1100)
570 (NETXEN_CRB_NIU + 0x30000 + (I)*0x10000)
572 (NETXEN_CRB_NIU + 0x30004 + (I)*0x10000)
574 (NETXEN_CRB_NIU + 0x30008 + (I)*0x10000)
576 (NETXEN_CRB_NIU + 0x3000c + (I)*0x10000)
578 (NETXEN_CRB_NIU + 0x30010 + (I)*0x10000)
580 (NETXEN_CRB_NIU + 0x3001c + (I)*0x10000)
582 (NETXEN_CRB_NIU + 0x30020 + (I)*0x10000)
584 (NETXEN_CRB_NIU + 0x30024 + (I)*0x10000)
586 (NETXEN_CRB_NIU + 0x30028 + (I)*0x10000)
588 (NETXEN_CRB_NIU + 0x3002c + (I)*0x10000)
590 (NETXEN_CRB_NIU + 0x30030 + (I)*0x10000)
592 (NETXEN_CRB_NIU + 0x30034 + (I)*0x10000)
594 (NETXEN_CRB_NIU + 0x30038 + (I)*0x10000)
596 (NETXEN_CRB_NIU + 0x3003c + (I)*0x10000)
598 (NETXEN_CRB_NIU + 0x30040 + (I)*0x10000)
600 (NETXEN_CRB_NIU + 0x30044 + (I)*0x10000)
602 #define NETXEN_NIU_XGE_CONFIG_0 (NETXEN_CRB_NIU + 0x70000)
603 #define NETXEN_NIU_XGE_CONFIG_1 (NETXEN_CRB_NIU + 0x70004)
604 #define NETXEN_NIU_XGE_IPG (NETXEN_CRB_NIU + 0x70008)
605 #define NETXEN_NIU_XGE_STATION_ADDR_0_HI (NETXEN_CRB_NIU + 0x7000c)
606 #define NETXEN_NIU_XGE_STATION_ADDR_0_1 (NETXEN_CRB_NIU + 0x70010)
607 #define NETXEN_NIU_XGE_STATION_ADDR_1_LO (NETXEN_CRB_NIU + 0x70014)
608 #define NETXEN_NIU_XGE_STATUS (NETXEN_CRB_NIU + 0x70018)
609 #define NETXEN_NIU_XGE_MAX_FRAME_SIZE (NETXEN_CRB_NIU + 0x7001c)
610 #define NETXEN_NIU_XGE_PAUSE_FRAME_VALUE (NETXEN_CRB_NIU + 0x70020)
611 #define NETXEN_NIU_XGE_TX_BYTE_CNT (NETXEN_CRB_NIU + 0x70024)
612 #define NETXEN_NIU_XGE_TX_FRAME_CNT (NETXEN_CRB_NIU + 0x70028)
613 #define NETXEN_NIU_XGE_RX_BYTE_CNT (NETXEN_CRB_NIU + 0x7002c)
614 #define NETXEN_NIU_XGE_RX_FRAME_CNT (NETXEN_CRB_NIU + 0x70030)
615 #define NETXEN_NIU_XGE_AGGR_ERROR_CNT (NETXEN_CRB_NIU + 0x70034)
616 #define NETXEN_NIU_XGE_MULTICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x70038)
617 #define NETXEN_NIU_XGE_UNICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x7003c)
618 #define NETXEN_NIU_XGE_CRC_ERROR_CNT (NETXEN_CRB_NIU + 0x70040)
619 #define NETXEN_NIU_XGE_OVERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x70044)
620 #define NETXEN_NIU_XGE_UNDERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x70048)
621 #define NETXEN_NIU_XGE_LOCAL_ERROR_CNT (NETXEN_CRB_NIU + 0x7004c)
622 #define NETXEN_NIU_XGE_REMOTE_ERROR_CNT (NETXEN_CRB_NIU + 0x70050)
623 #define NETXEN_NIU_XGE_CONTROL_CHAR_CNT (NETXEN_CRB_NIU + 0x70054)
624 #define NETXEN_NIU_XGE_PAUSE_FRAME_CNT (NETXEN_CRB_NIU + 0x70058)
625 #define NETXEN_NIU_XG1_CONFIG_0 (NETXEN_CRB_NIU + 0x80000)
626 #define NETXEN_NIU_XG1_CONFIG_1 (NETXEN_CRB_NIU + 0x80004)
627 #define NETXEN_NIU_XG1_IPG (NETXEN_CRB_NIU + 0x80008)
628 #define NETXEN_NIU_XG1_STATION_ADDR_0_HI (NETXEN_CRB_NIU + 0x8000c)
629 #define NETXEN_NIU_XG1_STATION_ADDR_0_1 (NETXEN_CRB_NIU + 0x80010)
630 #define NETXEN_NIU_XG1_STATION_ADDR_1_LO (NETXEN_CRB_NIU + 0x80014)
631 #define NETXEN_NIU_XG1_STATUS (NETXEN_CRB_NIU + 0x80018)
632 #define NETXEN_NIU_XG1_MAX_FRAME_SIZE (NETXEN_CRB_NIU + 0x8001c)
633 #define NETXEN_NIU_XG1_PAUSE_FRAME_VALUE (NETXEN_CRB_NIU + 0x80020)
634 #define NETXEN_NIU_XG1_TX_BYTE_CNT (NETXEN_CRB_NIU + 0x80024)
635 #define NETXEN_NIU_XG1_TX_FRAME_CNT (NETXEN_CRB_NIU + 0x80028)
636 #define NETXEN_NIU_XG1_RX_BYTE_CNT (NETXEN_CRB_NIU + 0x8002c)
637 #define NETXEN_NIU_XG1_RX_FRAME_CNT (NETXEN_CRB_NIU + 0x80030)
638 #define NETXEN_NIU_XG1_AGGR_ERROR_CNT (NETXEN_CRB_NIU + 0x80034)
639 #define NETXEN_NIU_XG1_MULTICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x80038)
640 #define NETXEN_NIU_XG1_UNICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x8003c)
641 #define NETXEN_NIU_XG1_CRC_ERROR_CNT (NETXEN_CRB_NIU + 0x80040)
642 #define NETXEN_NIU_XG1_OVERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x80044)
643 #define NETXEN_NIU_XG1_UNDERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x80048)
644 #define NETXEN_NIU_XG1_LOCAL_ERROR_CNT (NETXEN_CRB_NIU + 0x8004c)
645 #define NETXEN_NIU_XG1_REMOTE_ERROR_CNT (NETXEN_CRB_NIU + 0x80050)
646 #define NETXEN_NIU_XG1_CONTROL_CHAR_CNT (NETXEN_CRB_NIU + 0x80054)
647 #define NETXEN_NIU_XG1_PAUSE_FRAME_CNT (NETXEN_CRB_NIU + 0x80058)
650 #define NETXEN_NIU_AP_MAC_CONFIG_0(I) (NETXEN_CRB_NIU+0xa0000+(I)*0x10000)
651 #define NETXEN_NIU_AP_MAC_CONFIG_1(I) (NETXEN_CRB_NIU+0xa0004+(I)*0x10000)
652 #define NETXEN_NIU_AP_MAC_IPG_IFG(I) (NETXEN_CRB_NIU+0xa0008+(I)*0x10000)
653 #define NETXEN_NIU_AP_HALF_DUPLEX_CTRL(I) (NETXEN_CRB_NIU+0xa000c+(I)*0x10000)
654 #define NETXEN_NIU_AP_MAX_FRAME_SIZE(I) (NETXEN_CRB_NIU+0xa0010+(I)*0x10000)
655 #define NETXEN_NIU_AP_TEST_REG(I) (NETXEN_CRB_NIU+0xa001c+(I)*0x10000)
656 #define NETXEN_NIU_AP_MII_MGMT_CONFIG(I) (NETXEN_CRB_NIU+0xa0020+(I)*0x10000)
657 #define NETXEN_NIU_AP_MII_MGMT_COMMAND(I) (NETXEN_CRB_NIU+0xa0024+(I)*0x10000)
658 #define NETXEN_NIU_AP_MII_MGMT_ADDR(I) (NETXEN_CRB_NIU+0xa0028+(I)*0x10000)
659 #define NETXEN_NIU_AP_MII_MGMT_CTRL(I) (NETXEN_CRB_NIU+0xa002c+(I)*0x10000)
660 #define NETXEN_NIU_AP_MII_MGMT_STATUS(I) (NETXEN_CRB_NIU+0xa0030+(I)*0x10000)
661 #define NETXEN_NIU_AP_MII_MGMT_INDICATE(I) (NETXEN_CRB_NIU+0xa0034+(I)*0x10000)
662 #define NETXEN_NIU_AP_INTERFACE_CTRL(I) (NETXEN_CRB_NIU+0xa0038+(I)*0x10000)
663 #define NETXEN_NIU_AP_INTERFACE_STATUS(I) (NETXEN_CRB_NIU+0xa003c+(I)*0x10000)
664 #define NETXEN_NIU_AP_STATION_ADDR_0(I) (NETXEN_CRB_NIU+0xa0040+(I)*0x10000)
665 #define NETXEN_NIU_AP_STATION_ADDR_1(I) (NETXEN_CRB_NIU+0xa0044+(I)*0x10000)
668 #define TEST_AGT_CTRL (0x00)
678 #define MIU_TEST_AGT_BASE (0x90)
680 #define MIU_TEST_AGT_ADDR_LO (0x04)
681 #define MIU_TEST_AGT_ADDR_HI (0x08)
682 #define MIU_TEST_AGT_WRDATA_LO (0x10)
683 #define MIU_TEST_AGT_WRDATA_HI (0x14)
684 #define MIU_TEST_AGT_RDDATA_LO (0x18)
685 #define MIU_TEST_AGT_RDDATA_HI (0x1c)
687 #define MIU_TEST_AGT_ADDR_MASK 0xfffffff8
688 #define MIU_TEST_AGT_UPPER_ADDR(off) (0)
693 #define SIU_TEST_AGT_BASE (0x60)
695 #define SIU_TEST_AGT_ADDR_LO (0x04)
696 #define SIU_TEST_AGT_ADDR_HI (0x18)
697 #define SIU_TEST_AGT_WRDATA_LO (0x08)
698 #define SIU_TEST_AGT_WRDATA_HI (0x0c)
699 #define SIU_TEST_AGT_WRDATA(i) (0x08+(4*(i)))
700 #define SIU_TEST_AGT_RDDATA_LO (0x10)
701 #define SIU_TEST_AGT_RDDATA_HI (0x14)
702 #define SIU_TEST_AGT_RDDATA(i) (0x10+(4*(i)))
704 #define SIU_TEST_AGT_ADDR_MASK 0x3ffff8
708 #define XG_LINK_UP 0x10
709 #define XG_LINK_DOWN 0x20
711 #define XG_LINK_UP_P3 0x01
712 #define XG_LINK_DOWN_P3 0x02
713 #define XG_LINK_STATE_P3_MASK 0xf
718 #define P3_LINK_SPEED_MASK 0xff
722 (((reg) >> (8 * ((pcifn) & 0x3))) & P3_LINK_SPEED_MASK)
724 #define NETXEN_CAM_RAM_BASE (NETXEN_CRB_CAM + 0x02000)
726 #define NETXEN_FW_VERSION_MAJOR (NETXEN_CAM_RAM(0x150))
727 #define NETXEN_FW_VERSION_MINOR (NETXEN_CAM_RAM(0x154))
728 #define NETXEN_FW_VERSION_SUB (NETXEN_CAM_RAM(0x158))
729 #define NETXEN_ROM_LOCK_ID (NETXEN_CAM_RAM(0x100))
730 #define NETXEN_PHY_LOCK_ID (NETXEN_CAM_RAM(0x120))
731 #define NETXEN_CRB_WIN_LOCK_ID (NETXEN_CAM_RAM(0x124))
733 #define NIC_CRB_BASE (NETXEN_CAM_RAM(0x200))
734 #define NIC_CRB_BASE_2 (NETXEN_CAM_RAM(0x700))
738 #define NX_CDRP_CRB_OFFSET (NETXEN_NIC_REG(0x18))
739 #define NX_ARG1_CRB_OFFSET (NETXEN_NIC_REG(0x1c))
740 #define NX_ARG2_CRB_OFFSET (NETXEN_NIC_REG(0x20))
741 #define NX_ARG3_CRB_OFFSET (NETXEN_NIC_REG(0x24))
742 #define NX_SIGN_CRB_OFFSET (NETXEN_NIC_REG(0x28))
744 #define CRB_HOST_DUMMY_BUF_ADDR_HI (NETXEN_NIC_REG(0x3c))
745 #define CRB_HOST_DUMMY_BUF_ADDR_LO (NETXEN_NIC_REG(0x40))
747 #define CRB_CMDPEG_STATE (NETXEN_NIC_REG(0x50))
748 #define CRB_RCVPEG_STATE (NETXEN_NIC_REG(0x13c))
750 #define CRB_XG_STATE (NETXEN_NIC_REG(0x94))
751 #define CRB_XG_STATE_P3 (NETXEN_NIC_REG(0x98))
752 #define CRB_PF_LINK_SPEED_1 (NETXEN_NIC_REG(0xe8))
753 #define CRB_PF_LINK_SPEED_2 (NETXEN_NIC_REG(0xec))
755 #define CRB_MPORT_MODE (NETXEN_NIC_REG(0xc4))
756 #define CRB_DMA_SHIFT (NETXEN_NIC_REG(0xcc))
757 #define CRB_INT_VECTOR (NETXEN_NIC_REG(0xd4))
759 #define CRB_CMD_PRODUCER_OFFSET (NETXEN_NIC_REG(0x08))
760 #define CRB_CMD_CONSUMER_OFFSET (NETXEN_NIC_REG(0x0c))
761 #define CRB_CMD_PRODUCER_OFFSET_1 (NETXEN_NIC_REG(0x1ac))
762 #define CRB_CMD_CONSUMER_OFFSET_1 (NETXEN_NIC_REG(0x1b0))
763 #define CRB_CMD_PRODUCER_OFFSET_2 (NETXEN_NIC_REG(0x1b8))
764 #define CRB_CMD_CONSUMER_OFFSET_2 (NETXEN_NIC_REG(0x1bc))
765 #define CRB_CMD_PRODUCER_OFFSET_3 (NETXEN_NIC_REG(0x1d0))
766 #define CRB_CMD_CONSUMER_OFFSET_3 (NETXEN_NIC_REG(0x1d4))
767 #define CRB_TEMP_STATE (NETXEN_NIC_REG(0x1b4))
769 #define CRB_V2P_0 (NETXEN_NIC_REG(0x290))
771 #define CRB_DRIVER_VERSION (NETXEN_NIC_REG(0x2a0))
773 #define CRB_SW_INT_MASK_0 (NETXEN_NIC_REG(0x1d8))
774 #define CRB_SW_INT_MASK_1 (NETXEN_NIC_REG(0x1e0))
775 #define CRB_SW_INT_MASK_2 (NETXEN_NIC_REG(0x1e4))
776 #define CRB_SW_INT_MASK_3 (NETXEN_NIC_REG(0x1e8))
778 #define CRB_FW_CAPABILITIES_1 (NETXEN_CAM_RAM(0x128))
779 #define CRB_MAC_BLOCK_START (NETXEN_CAM_RAM(0x1c0))
785 #define CRB_NIC_CAPABILITIES_HOST NETXEN_NIC_REG(0x1a8)
786 #define CRB_NIC_MSI_MODE_HOST NETXEN_NIC_REG(0x270)
788 #define INTR_SCHEME_PERPORT 0x1
789 #define MSI_MODE_MULTIFUNC 0x1
792 #define CRB_SCRATCHPAD_TEST NETXEN_NIC_REG(0x280)
803 #define nx_get_temp_state(x) ((x) & 0xffff)
810 NX_TEMP_NORMAL = 0x1, /* Normal operating range */
816 #define PHY_LOCK_DRIVER 0x44524956
819 #define PCIX_PS_OP_ADDR_LO (0x10000)
821 #define PCIX_PS_OP_ADDR_HI (0x10004)
823 #define PCIX_INT_VECTOR (0x10100)
824 #define PCIX_INT_MASK (0x10104)
826 #define PCIX_CRB_WINDOW (0x10210)
827 #define PCIX_CRB_WINDOW_F0 (0x10210)
828 #define PCIX_CRB_WINDOW_F1 (0x10230)
829 #define PCIX_CRB_WINDOW_F2 (0x10250)
830 #define PCIX_CRB_WINDOW_F3 (0x10270)
831 #define PCIX_CRB_WINDOW_F4 (0x102ac)
832 #define PCIX_CRB_WINDOW_F5 (0x102bc)
833 #define PCIX_CRB_WINDOW_F6 (0x102cc)
834 #define PCIX_CRB_WINDOW_F7 (0x102dc)
836 (PCIX_CRB_WINDOW_F0 + (0x20 * (func))) :\
837 (PCIX_CRB_WINDOW_F4 + (0x10 * ((func)-4))))
839 #define PCIX_MN_WINDOW (0x10200)
840 #define PCIX_MN_WINDOW_F0 (0x10200)
841 #define PCIX_MN_WINDOW_F1 (0x10220)
842 #define PCIX_MN_WINDOW_F2 (0x10240)
843 #define PCIX_MN_WINDOW_F3 (0x10260)
844 #define PCIX_MN_WINDOW_F4 (0x102a0)
845 #define PCIX_MN_WINDOW_F5 (0x102b0)
846 #define PCIX_MN_WINDOW_F6 (0x102c0)
847 #define PCIX_MN_WINDOW_F7 (0x102d0)
849 (PCIX_MN_WINDOW_F0 + (0x20 * (func))) :\
850 (PCIX_MN_WINDOW_F4 + (0x10 * ((func)-4))))
852 #define PCIX_SN_WINDOW (0x10208)
853 #define PCIX_SN_WINDOW_F0 (0x10208)
854 #define PCIX_SN_WINDOW_F1 (0x10228)
855 #define PCIX_SN_WINDOW_F2 (0x10248)
856 #define PCIX_SN_WINDOW_F3 (0x10268)
857 #define PCIX_SN_WINDOW_F4 (0x102a8)
858 #define PCIX_SN_WINDOW_F5 (0x102b8)
859 #define PCIX_SN_WINDOW_F6 (0x102c8)
860 #define PCIX_SN_WINDOW_F7 (0x102d8)
862 (PCIX_SN_WINDOW_F0 + (0x20 * (func))) :\
863 (PCIX_SN_WINDOW_F4 + (0x10 * ((func)-4))))
865 #define PCIX_OCM_WINDOW (0x10800)
866 #define PCIX_OCM_WINDOW_REG(func) (PCIX_OCM_WINDOW + 0x20 * (func))
868 #define PCIX_TARGET_STATUS (0x10118)
869 #define PCIX_TARGET_STATUS_F1 (0x10160)
870 #define PCIX_TARGET_STATUS_F2 (0x10164)
871 #define PCIX_TARGET_STATUS_F3 (0x10168)
872 #define PCIX_TARGET_STATUS_F4 (0x10360)
873 #define PCIX_TARGET_STATUS_F5 (0x10364)
874 #define PCIX_TARGET_STATUS_F6 (0x10368)
875 #define PCIX_TARGET_STATUS_F7 (0x1036c)
877 #define PCIX_TARGET_MASK (0x10128)
878 #define PCIX_TARGET_MASK_F1 (0x10170)
879 #define PCIX_TARGET_MASK_F2 (0x10174)
880 #define PCIX_TARGET_MASK_F3 (0x10178)
881 #define PCIX_TARGET_MASK_F4 (0x10370)
882 #define PCIX_TARGET_MASK_F5 (0x10374)
883 #define PCIX_TARGET_MASK_F6 (0x10378)
884 #define PCIX_TARGET_MASK_F7 (0x1037c)
886 #define PCIX_MSI_F0 (0x13000)
887 #define PCIX_MSI_F1 (0x13004)
888 #define PCIX_MSI_F2 (0x13008)
889 #define PCIX_MSI_F3 (0x1300c)
890 #define PCIX_MSI_F4 (0x13010)
891 #define PCIX_MSI_F5 (0x13014)
892 #define PCIX_MSI_F6 (0x13018)
893 #define PCIX_MSI_F7 (0x1301c)
894 #define PCIX_MSI_F(i) (0x13000+((i)*4))
896 #define PCIX_PS_MEM_SPACE (0x90000)
903 #define PCIE_MAX_DMA_XFER_SIZE (0x1404c)
905 #define PCIE_DCR 0x00d8
907 #define PCIE_SEM0_LOCK (0x1c000)
908 #define PCIE_SEM0_UNLOCK (0x1c004)
909 #define PCIE_SEM1_LOCK (0x1c008)
910 #define PCIE_SEM1_UNLOCK (0x1c00c)
911 #define PCIE_SEM2_LOCK (0x1c010) /* Flash lock */
912 #define PCIE_SEM2_UNLOCK (0x1c014) /* Flash unlock */
913 #define PCIE_SEM3_LOCK (0x1c018) /* Phy lock */
914 #define PCIE_SEM3_UNLOCK (0x1c01c) /* Phy unlock */
915 #define PCIE_SEM4_LOCK (0x1c020)
916 #define PCIE_SEM4_UNLOCK (0x1c024)
917 #define PCIE_SEM5_LOCK (0x1c028) /* API lock */
918 #define PCIE_SEM5_UNLOCK (0x1c02c) /* API unlock */
919 #define PCIE_SEM6_LOCK (0x1c030) /* sw lock */
920 #define PCIE_SEM6_UNLOCK (0x1c034) /* sw unlock */
921 #define PCIE_SEM7_LOCK (0x1c038) /* crb win lock */
922 #define PCIE_SEM7_UNLOCK (0x1c03c) /* crbwin unlock*/
926 #define PCIE_SETUP_FUNCTION (0x12040)
927 #define PCIE_SETUP_FUNCTION2 (0x12048)
928 #define PCIE_MISCCFG_RC (0x1206c)
929 #define PCIE_TGT_SPLIT_CHICKEN (0x12080)
930 #define PCIE_CHICKEN3 (0x120c8)
933 #define PCIE_MAX_MASTER_SPLIT (0x14048)
935 #define NETXEN_PORT_MODE_NONE 0
942 #define NETXEN_PORT_MODE_ADDR (NETXEN_CAM_RAM(0x24))
943 #define NETXEN_WOL_PORT_MODE (NETXEN_CAM_RAM(0x198))
945 #define NETXEN_WOL_CONFIG_NV (NETXEN_CAM_RAM(0x184))
946 #define NETXEN_WOL_CONFIG (NETXEN_CAM_RAM(0x188))
948 #define NX_PEG_TUNE_MN_PRESENT 0x1
949 #define NX_PEG_TUNE_CAPABILITY (NETXEN_CAM_RAM(0x02c))
951 #define NETXEN_DMA_WATCHDOG_CTRL (NETXEN_CAM_RAM(0x14))
952 #define NETXEN_PEG_ALIVE_COUNTER (NETXEN_CAM_RAM(0xb0))
953 #define NETXEN_PEG_HALT_STATUS1 (NETXEN_CAM_RAM(0xa8))
954 #define NETXEN_PEG_HALT_STATUS2 (NETXEN_CAM_RAM(0xac))
955 #define NX_CRB_DEV_REF_COUNT (NETXEN_CAM_RAM(0x138))
956 #define NX_CRB_DEV_STATE (NETXEN_CAM_RAM(0x140))
967 #define NX_RCODE_DRIVER_INFO 0x20000000
968 #define NX_RCODE_DRIVER_CAN_RELOAD 0x40000000
969 #define NX_RCODE_FATAL_ERROR 0x80000000
970 #define NX_FWERROR_PEGNUM(code) ((code) & 0xff)
971 #define NX_FWERROR_CODE(code) ((code >> 8) & 0xfffff)
978 #define ISR_LEGACY_INT_TRIGGERED(VAL) (((VAL) & 0x300) == 0x200)
983 #define PCIX_INT_VECTOR_BIT_F0 0x0080
984 #define PCIX_INT_VECTOR_BIT_F1 0x0100
985 #define PCIX_INT_VECTOR_BIT_F2 0x0200
986 #define PCIX_INT_VECTOR_BIT_F3 0x0400
987 #define PCIX_INT_VECTOR_BIT_F4 0x0800
988 #define PCIX_INT_VECTOR_BIT_F5 0x1000
989 #define PCIX_INT_VECTOR_BIT_F6 0x2000
990 #define PCIX_INT_VECTOR_BIT_F7 0x4000
1005 .pci_int_reg = ISR_MSI_INT_TRIGGER(0) }, \