Lines Matching full:32

38 /* Reset OS Timer 32bit (-/W) */
41 /* Enable OS Timer 32bit (-/W) */
44 /* Disable OS Timer 32bit (-/W) */
47 /* OS Timer Mode Register 32bit (-/W) */
51 /* OS Timer Status Register 32bit (R/-) */
62 /* OS Timer Current Count Register 32bit (R/-) */
64 /* OS Timer Terminal Count Register 32bit (R/W) */
66 /* OS Timer Interrupt Enable Register 32bit (-/W) */
70 /* OS Timer Interrupt Acknowledge Register 32bit (-/W) */
74 /* Reset DD Timer 32bit (-/W) */
77 /* Enable DD Timer 32bit (-/W) */
80 /* Disable DD Timer 32bit (-/W) */
83 /* DD Timer Mode Register 32bit (-/W) */
87 /* DD Timer Status Register 32bit (R/-) */
98 /* DD Timer Current Count Register 32bit (R/-) */
100 /* DD Timer Terminal Count Register 32bit (R/W) */
102 /* DD Timer Interrupt Enable Register 32bit (-/W) */
106 /* DD Timer Interrupt Acknowledge Register 32bit (-/W) */
110 /* Reset GP1 Timer 32bit (-/W) */
113 /* Enable GP1 Timer 32bit (-/W) */
116 /* Disable GP1 Timer 32bit (-/W) */
119 /* GP1 Timer Mode Register 32bit (-/W) */
123 /* GP1 Timer Status Register 32bit (R/-) */
134 /* GP1 Timer Current Count Register 32bit (R/-) */
136 /* GP1 Timer Terminal Count Register 32bit (R/W) */
138 /* GP1 Timer Interrupt Enable Register 32bit (-/W) */
142 /* GP1 Timer Interrupt Acknowledge Register 32bit (-/W) */
146 /* Reset GP2 Timer 32bit (-/W) */
149 /* Enable GP2 Timer 32bit (-/W) */
152 /* Disable GP2 Timer 32bit (-/W) */
155 /* GP2 Timer Mode Register 32bit (-/W) */
159 /* GP2 Timer Status Register 32bit (R/-) */
170 /* GP2 Timer Current Count Register 32bit (R/-) */
172 /* GP2 Timer Terminal Count Register 32bit (R/W) */
174 /* GP2 Timer Interrupt Enable Register 32bit (-/W) */
178 /* GP2 Timer Interrupt Acknowledge Register 32bit (-/W) */
360 	setup_sched_clock(u300_read_sched_clock, 32, rate);  in u300_timer_init()
401 			"GPT2", rate, 300, 32, clocksource_mmio_readl_up))  in u300_timer_init()